Ring Oscillatore con Ritardo

[firsttimedesigning]

Sono progettazione di un oscillatore ad anello che funzionerà come un generatore di clock.Tuttavia,
vorrei che per avere qualche ritardo all'inizio.Quello che voglio dire è che ritardo per 2 secondi, (durante questo tempo è solo un segnale di bassa tensione) e poi va a funzionare come un normale orologio generatore.

il problema è, i dont know-how per creare un tale ritardo ...
Qualche idea?

 

[renwl]

Penso che forse fare il guadagno inferiore può ottenere.
Tuttavia, forse l'anello oscillatore non oscillare nuovamente quando il guadagno non è sufficiente.

 

[catur_3414]

provare questo circuito.<img src="http://images.elektroda.net/85_1200570984_thumb.jpg" border="0" alt=""/> regolare il ritardo con il sostituire la R (50k) e C
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 

[dhasmana]

Posso usare un circuito RC (R meno elevato C) e il senso della tensione d'uscita e generare un segnale di by-pass che bypassare il RC una volta il livello è reached.This avverrà solo durante l'avvio.

Saluti,
Jitendra Dhasmana.

 

[manish12]

è semplice.

questo è il migliore, quello che si può ottenere!
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 

[Sadegh.j]

utilizzare uno-uno stabile,
di facile

 

[s_babayan]

caro amico è possibile utilizzare alcuni inverter che può avere un determinato tempo di ritardo.in modo da poter utilizzare il loro tempo di ritardo per il tempo che vi serve.Spero che sarà utile per voi.

Samaneh

 

[lijianheng]

DLL?Non ne sono sicuro.

 

[mathuranathan]

È possibile utilizzare un generatore di un solo colpo, che produce un impulso negativo di breve durata.Questo impulso agisce come dispositivo di disattivazione polso durante il quale il tuo anello oscillatore rimane tranquilla.L'inverter per la progettazione è in realtà una catena di inverter progettato utilizzando il metodo logico sforzo.Molti libri di testo standard CMOS e l'articolo di "Sutherland" si occupa della progettazione di inverter per catene desiderato utilizzando il ritardo di propagazione "Logical Effort" tecnica.

I vantaggi di questo modello è che esso non comporta bulkier aggregate dispositivi come aggregate e resistenze per raggiungere il ritardo.

Vedere le immagini allegate per il blocco di progettazione.
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 

[northeast1]

firsttimedesigning ha scritto:

Sono progettazione di un oscillatore ad anello che funzionerà come un generatore di clock.
Tuttavia, vorrei che per avere qualche ritardo all'inizio.
Quello che voglio dire è che ritardo per 2 secondi, (durante questo tempo è solo un segnale di bassa tensione) e poi va a funzionare come un normale orologio generatore.il problema è, i dont know-how per creare un tale ritardo ...

Qualche idea?

 

[kumarghz]

Cari progettista,
puoi provare questo circuito, come ho attaccato.
si vede, la PAC inizierà ad addebitare sul circuito attivato, tuttavia il cappuccio prende il tempo di carica da 5V a 0V (vcc).All'inizio la produzione del trigger Schmitt è'0 'E così il cancello.come il tappo carica raggiunto da 0V e V del Schmitt innescare l'uscita del Schmitt trigger va elevato e la produzione di copia E porta l'anello osc.
Il ritardo è stabilito quando la calotta tassa da 0V a V.si può variare il valore di Cap & R per raggiungere ritardo desiderato.
Grazie.buona fortuna.
kumar -
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 

[sp]

haha modo la maggior parte delle persone qui è di tipo analogico (cap, guadagno, astable) ...I'm a uno in modo digitale Vorrei suggerire che si usa la logica di controllo per fare il ritardo iniziale ...

normalmente il tuo anello oscillatore avrà una "attiva" per avviare il circuito ad anello,
in modo forse si può usare un contatore per contare fino a due secondi prima di affermare il "permettere".questa deve essere effettuata ogni volta che si vuole far valere la "attiva" per il tuo anello oscillatore ...

speriamo che questo è utile

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />

 

[garretto]

se posta in analogico forum avrai replys solo analogico.si prega di postare la tua richiesta nel forum digitale.
garretto

 

[Asif2008]

cari e dovrebbe studiare il David e Pozar

 

[chip2000]

si potrebbe utilizzare un powe tensione di alimentazione come il supervisore ic tl7705 che produrrà un impulso programmabile quando si collega il potere.(era la progettazione di dare il segnale di reset) E si porta il segnale con il vostro orologio
In alternativa è possibile utilizzare o CD4541 ic che l'unità E cancello che blocca l'orologio.CD4541 ha il potere sul circuito di reset e dà ritardo programmabile ...

 

[armixic]

2 secondi è troppo lungo per un on-chip ritardo.tenta di utilizzare alcuni sequenza logica di controllo per l'accensione l'anello.

 

[sudhakarj.tech]

Hi Asif2008,

Posso avere il morbido copia del David & Pozar ckt analogico per la progettazione, o può e inviarmi il link corrispondente al ........ o u plz può inviare a me su

>>>>>>>> sudhakarj.tech (at) gmail.com <<<<<<<<<

 

[jecyhale]

Usare un contatore per contare il dealy.

 

[butterfish]

È possibile utilizzare una RC ritardo, e lo si divide per 2S sqware onda.

 

[heng155]

È possibile utilizzare uno molto piccolo
e lento Ring Oscillator per impostare il timng.