riguardanti il programma di installazione e tempo

[preet]

ciao tutti,

Vorrei sapere, se le specifiche di progettazione di lavori di frequenza divisore?
qui sono le caratteristiche --

Qbar del D flip flop è collegato ad ingresso D della stessa D FlipFlop.

Impostazione del tempo e il tempo di tenere D FlipFlop è di 2 nanosecondi.
clk a q e qbar è 1 nsec.

Ho pensato che non vi è tempo di fallimento in modo che il design non dovrebbe funzionare, è corretto?

Saluti

Preet

 

[Ohh]

Penso, sì.

Ma qual è l'interconnessione (routing) QB ritardo tra l'uscita e di ingresso D (lo stesso di D-FF)?
Se si tratta di almeno 1 ns lunga, non sarà il problema con i tempi di prescrizione.