F
FVM
Guest
Ciao,
I've been using TI SN65LVDS2 ricevitore LVDS come un convertitore di livello a seconda http://focus.ti.com/lit/ug/slld009/slld009.pdf (capitolo 3, ricezione Single-Ended Logic Levels).
Nel seguito del circuito, un livello di 1.8V logica è convertito a 3.2V LVCMOS<img src="http://images.elektroda.net/11_1204885126.gif" border="0" alt="LVDS receiver as a level converter" title="Ricevitore LVDS come un convertitore di livello"/>Tensione di ingresso è diverso dal solito parametri LVDS, ma all'interno di TIA-644 e le specifiche SN65LVDS2.Il dispositivo si presenta con un aumento DPT, lh di 6,2 ns, mentre TPD, hl è vicino specificato 2,5 ns.<img src="http://images.elektroda.net/75_1204885719_thumb.gif" border="0" alt="LVDS receiver as a level converter" title="Ricevitore LVDS come un convertitore di livello"/> Pin parti compatibili di altre marche, ad esempio, Fairchild FIN1002 stanno mostrando un comportamento soddisfacente nel circuito. 2FFIN1002.pdf http://www.fairchildsemi.com/ds/FI%
Il cliente era in dubbio, se le parti TI potrebbe essere difettosa, ma il supporto TI ha insistito sulle condizioni di operazione che deve essere la causa del comportamento segnalato.Potete giudicare voi stessi, se questa affermazione è corrispondente alla nota di applicazione TI.
Ma a parte lamentano l'ignoranza, la questione più interessante è: Quale potrebbe essere il motivo per il diverso comportamento di LVDS2 versus FIN1002?.Sarebbe anche interessante se qualcuno esperto di problemi analoghi.
Saluti,
Frank
I've been using TI SN65LVDS2 ricevitore LVDS come un convertitore di livello a seconda http://focus.ti.com/lit/ug/slld009/slld009.pdf (capitolo 3, ricezione Single-Ended Logic Levels).
Nel seguito del circuito, un livello di 1.8V logica è convertito a 3.2V LVCMOS<img src="http://images.elektroda.net/11_1204885126.gif" border="0" alt="LVDS receiver as a level converter" title="Ricevitore LVDS come un convertitore di livello"/>Tensione di ingresso è diverso dal solito parametri LVDS, ma all'interno di TIA-644 e le specifiche SN65LVDS2.Il dispositivo si presenta con un aumento DPT, lh di 6,2 ns, mentre TPD, hl è vicino specificato 2,5 ns.<img src="http://images.elektroda.net/75_1204885719_thumb.gif" border="0" alt="LVDS receiver as a level converter" title="Ricevitore LVDS come un convertitore di livello"/> Pin parti compatibili di altre marche, ad esempio, Fairchild FIN1002 stanno mostrando un comportamento soddisfacente nel circuito. 2FFIN1002.pdf http://www.fairchildsemi.com/ds/FI%
Il cliente era in dubbio, se le parti TI potrebbe essere difettosa, ma il supporto TI ha insistito sulle condizioni di operazione che deve essere la causa del comportamento segnalato.Potete giudicare voi stessi, se questa affermazione è corrispondente alla nota di applicazione TI.
Ma a parte lamentano l'ignoranza, la questione più interessante è: Quale potrebbe essere il motivo per il diverso comportamento di LVDS2 versus FIN1002?.Sarebbe anche interessante se qualcuno esperto di problemi analoghi.
Saluti,
Frank