S
StoppTidigare
Guest
Hi elektrodians, dal momento che ho non hanno così tanto da fare al lavoro
Ho deciso di avviare un progetto (5GHz CMOS tranceiver-chip) con
un'università lontano da here.It 's un progetto che farò solo per imparare, e lo faccio gratuitamente, nessun stringhe allegate ... Il suo solo per il divertimento.
Il tizio che mi hanno un contatto con, suggerisce una testability progetto.Un test che è consentito dalla dsp.Il test si concentrerà sulla RF-front-end, e suggerisce una Simulink / Matlab systemsimulation prima di iniziare la progettazione della RF-parti.
Citazione: "L'architettura deve essere integrabili come pari a zero o basso-SE SE-off chip in modo che i filtri possono essere evitati"
(? Non so che cosa significa integrabili!)
Il tranceiver dovrebbe essere generico in modo che possa essere utilizzato per un numero arbitrario di protocollo: Bluetooth, 801.11b, o qualunque
Domande:
i.Che tipo di test non voglio a che fare con l'aiuto di un DSP?
La mia idea è quella di verificare se il PLL possibile bloccare la frequenza per ogni ora e poi.
Poi si può anche voler utilizzare convertitore A / D del DSP, per controllare in qualche modo CFA (Può essere svolto su chip?)ii.Come dovrebbe apparire come l'architettura di circa?
(Ad esempio, dovrebbe essere un doppio sistema di conversione? Ho bisogno di più PLL,
a causa dei salti di frequenza?)
iii.A quale livello di astrazione del sistema dovrebbe essere fatto a simulazione?
Ho visto un tutorial su Eagleware
della Spectrasys e capire che più o meno che io non posso fare grandi blocchi di systemcomponents.
Sarò in grado di modello salti di frequenza
iv.Come funziona Simulink lavoro, non ho ancora accesso,
devo avere la funzione di trasferimento Laplacian specificare quando un sottosistema, come per esempio un filtro?
Cordiali saluti,
StoppTidigare
Ho deciso di avviare un progetto (5GHz CMOS tranceiver-chip) con
un'università lontano da here.It 's un progetto che farò solo per imparare, e lo faccio gratuitamente, nessun stringhe allegate ... Il suo solo per il divertimento.
Il tizio che mi hanno un contatto con, suggerisce una testability progetto.Un test che è consentito dalla dsp.Il test si concentrerà sulla RF-front-end, e suggerisce una Simulink / Matlab systemsimulation prima di iniziare la progettazione della RF-parti.
Citazione: "L'architettura deve essere integrabili come pari a zero o basso-SE SE-off chip in modo che i filtri possono essere evitati"
(? Non so che cosa significa integrabili!)
Il tranceiver dovrebbe essere generico in modo che possa essere utilizzato per un numero arbitrario di protocollo: Bluetooth, 801.11b, o qualunque
Domande:
i.Che tipo di test non voglio a che fare con l'aiuto di un DSP?
La mia idea è quella di verificare se il PLL possibile bloccare la frequenza per ogni ora e poi.
Poi si può anche voler utilizzare convertitore A / D del DSP, per controllare in qualche modo CFA (Può essere svolto su chip?)ii.Come dovrebbe apparire come l'architettura di circa?
(Ad esempio, dovrebbe essere un doppio sistema di conversione? Ho bisogno di più PLL,
a causa dei salti di frequenza?)
iii.A quale livello di astrazione del sistema dovrebbe essere fatto a simulazione?
Ho visto un tutorial su Eagleware
della Spectrasys e capire che più o meno che io non posso fare grandi blocchi di systemcomponents.
Sarò in grado di modello salti di frequenza
iv.Come funziona Simulink lavoro, non ho ancora accesso,
devo avere la funzione di trasferimento Laplacian specificare quando un sottosistema, come per esempio un filtro?
Cordiali saluti,
StoppTidigare