Regd XTAL OSCILLATOR design

[kavithak23]

Salve,
Attualmente sto lavorando su XTAL OSC design.

Ho alcuni dubbi.

1.La 180 prevede xtal spostamento di fase e l'inverter fornisce le restanti 180 phaseshift.Qual è il contributo di Rf (feedback resistenza) oltre a fornire DC deviazione.Essa non fornisce alcuna ulteriore spostamento di fase?.In base a quali criteri, se la dimensione scelto?.

2.In base a quali criteri la dimensione del inverter deve essere scelto.Ho visto davvero grandi dimensioni.Se guadagno viene fissato dalla Rf (feedback resitor)
e poi che cosa è la necessità di grandi dimensionamento degli inverter?.

3.Come misura negativa resistaonceof cristallo.

4.Scritto teoria per misurare il guadagno ed i valori della xtal oscillatore?.

thsnks
e riguarda,
sridharan

 

[saro_k_82]

1.La deviazione della resistenza non è stato progettato per trasportare il segnale di corrente.Quindi non ha un ruolo da svolgere nella fase di spostamenti (il che significa che cant cambiare la frequenza).E 'solo riduce il differenziale di impedenza visto in tutto il cristallo., Riducendo così l'effetto di amplificazione.
2.Il guadagno non dipende solo dalla resistenza.Aumentare la dimensione è di aumentare il gm a lavorare nella regione ottimale gm.
Il seguente documento descrive la teoria e la necessaria resistenza negativa dei tre oscillatori punto
High-Performance Crystal Oscillator circuiti: Teoria e applicazioni.E. et Vittoz., Tutti i

 

[kavithak23]

Salve,

1.Il pi di rete nel oscillatore (R1-C1-C2) contribuirà a 180 sfasamento se cristallino è considerato separatamente.Ma quando si tratta del circuito di feedback, si stilll dire che il transistor dimensionamento / resistenza di feedback anyting
doesnt contribuire alla phaseshift.Voglio dire Crystal serie resistenza può venire in parallelo con l'effetto della resistenza Rf o l'output di resistenza della resistenza.

2.Sono i valori di R1, CL e Co. ora come faccio a ricavare il Rf (feedback resistenza) l'annuncio che il transistor di dimensioni e potenza senza limitazione resistenza che simula il circuito.Ho bisogno di un modello teorico per l'analisi.Potete aiutarmi con la Guida per il disegno / equazioni.

grazie
e saluti,
sridharanAggiunto dopo 1 ora 11 minuti:Salve,
Anche se somone aiuta a conoscere l'effetto del pacchetto RLC sul circuito oscillatore, è owuld essere apprezzato.

 

[saro_k_82]

L'espressione per l'impedenza guardando dal cristallo è Zc = Z3. (Z1 Z2 gm.Z1.Z2) / (Z1 Z2 Z3 gm.Z1.Z2), dove Z1 e Z2 sono i tappi di carico.Z3 è l'impedenza che appare in tutta l'inverter.È possibile ricavare l'esatta espressione per la resistenza e la fase negativa spostamento a diverse frequenze che il cristallo vede sostituendo per la Z.
Si arriva a sostenere la condizione di oscillazioni.R1.w^2.gm.{C1.C2 2.C3.(C1 C2)}

gm ^ ^ 2 w 2. (C1 C2) ^ 2 <R1.w
^ 2.gm. (C1.C2 2. C3. (C1 C2))
(C1 e C2 sono i due tappi di carico)
Ma questo è il limite duro., Di cui abbiamo lavorare ovunque vicino a questa., Molto prima che la resistenza inizia a mostrare un po 'sensibile a spostamento di fase il rumore di fase quando si degrada e progettazione per soddisfare le specifiche del rumore di fase,
sarà quasi mai bisogno di preoccuparsi circa la fase turni introduce la resistenza.

La classica carta sul cristallo oscillatore discute il gm ottimale e di molti altri criteri di progettazione.

 

[kavithak23]

Salve,

Ho un paio di domande.

Il fabbricante specifica il cristallo Vales di C1, C2 (Load) e il cristallo parametri (R, L, C e C0).Questo darebbe un particolare Phae turno (pi di rete).Ora ci sarebbe un po 'di ulteriori capacitances come input capacitances, PCB capacitances traccia e obbligazionari pad capacitances che potrebbero essere aggiunti con il cristallo di carico, il che significa che il pahse modifiche ad alcuni altri valori, poiché la valus del CL viene alterato a causa di questi parassiti elementi.Ora, che deve essere adeguato per compensare gli errori di fase.Mi riferisco in cui avete il controllo di modificare il pahse chages nel circuito.È che chages fase sarebbe regolato automaticamente con il circuito di feedback e nulla deve essere fatto?.

Si prega di spiegare me su questo.

grazie & regads,
sridharanAggiunto dopo 2 ore 27 minuti:Salve,
Ho un altro dubbio.

Quale sarebbe il problema nella progettazione di cristallo per IO 1.8V, 2.5V e 3.3V (tensione di dominio multipli).Posso avere parallelo stack e ottenere lo stesso Gm?.
si può rispondere a questa per favore?.

 

[saro_k_82]

L'altro dispositivo e randagio capacitances sarà modesto rispetto al carico capacitances.Essi riducono la frequenza e si chiama carico tirando., Che è dato da FL = Fs * sqrt (1 Cm / (CP CL)).Dove CM rappresenta la capacità mozionale, Cp è il pacchetto di capacità e il CL è l'effettiva capacità di carico.Con elevato Q cristalli (con piccole Cm) il pullability è bassa e la frequenza non si sposta sensibilmente.

 

[kavithak23]

Salve,
Se Rf fornisce solo DC distorsivo, perché il valore è variato rispetto al Crystal frequenza.Iam vedere Rf inversly è proporzionale alla frequenza di funzionamento.E perché sono di grande valore.Sono in grado di fornire un riscontro con un piccolo valori resistro dato che la corrente in ingresso di inverter è pari a zero.

Come si arriva con il valore di resistenza di feedback.Rgds,
sridharan