Reg "set_clock_latency

[energeticdin]

Hi All,

Fatemelo sapere, qual è il valore che abbiamo dato a in generale,

set_clock_latency:

Sono venuto a sapere che il 30% del periodo di clock per il ritardo di input e output di ritardo
Per l'incertezza di installazione del 10% del periodo di clock?

Plz let me know questo è un rito?e quanto dobbiamo dare per clk_latency?

Dinesh

 

[dcreddy1980]

Hi Dinesh,

Ci sono due cose diverse per Set_clock_latency, uno è la latenza di origine e l'altra è la latenza di rete.

Custodia di latenza di rete, dipende sul numero di flop presenti all'interno del blocco e questo numero può disponibili dal luogo e Guy itinerario sulla base del numero di sandali all'interno del vostro disegno o si può semplicemente mettere un certo numero e dare il posto e il percorso e basato sul vostro piano piano e le dimensioni del blocco, dopo il luogo e il percorso, si può ottenere il numero di latenza più chiaro.Questo può essere applicato per la sintesi più tardi viene eseguito.

Per la latenza Source, dovete sapere dove il circuito di generazione del clock è presente e sulla base del posizionamento di questo circuito, la vostra fonte di latenza possono variare.Queste informazioni si possono ottenere dalla pianificazione piano circa l'ubicazione di questo modulo e in che misura sia dal blocco per essere sintetizzato.

Saluti,
dcreddy