Questions about Xilinx ISE Webpack

[kamejoko80]

Sto utilizzando il Webpack ISE 6,2 strumento.
Nella parte di simulazione (co-operazione con Modelsim), lo strumento può cambiare una forma d'onda di banco di prova del codice VHDL.Può generare codice Verilog banco di prova?

 

[Karthikeya]

salve
Xilinx ISE Webpack forma d'onda in grado di convertire al Verilog .... controllare la documentazione o la u può utilizzare un convertitore al Verilog VHDL, ma generalmente non preferito.
HDL aldec offre anche delle forme d'onda di Verilog conversione ... così la u può provare anche questo.

saluti