questione della dipendenza da V a L

[analogico]

si dice spesso in alcuni libri, ad esempio, libro Razavi, la V aumenta quando aumenta L (NMOS).Ma dalle esperienze con tsmc0.18 processo CMOS, trovo V diminuisce quando L è aumentato da 0.2um a 1um.Nessuno può dirmi perché?Grazie.

 

[flushrat]

y, trovo gli stessi fenomeni.Per l = 0.18u, V = 0,516, l = 0.2U, V = 0,511

 

[ambreesh]

Ciò che si sta osservando è dovuto al DIBL (Drain indotta barriera abbassamento).
Questo è majorly observred a lunghezze di piccole dimensioni.
Phenomenas loro sono anche altri.

 

[neurone]

ambreesh, hai ragione!.
analogico & flushrat, si sia possibile fare riferimento a un libro intitolato "Operation and Modeling del transistor MOS
"Di Yannis Tsividis per ulteriori informazioni.