Quali sono le tecniche in fase di RTL per la progettazione a basso consumo?

I

icona

Guest
quali sono le tecniche di progettazione in fase di RTL per la progettazione a bassa potenza. Esiste un tool disponibili per l'analisi di bassa potenza in fase di RTL?

 
icon ha scritto:

. Esiste un tool disponibili per l'analisi di bassa potenza in fase di RTL?
 
RTL è l'acronimo di transistor logica resistenza.alcuni r tecniche di lì, ma oggi RTL oggi obsoleto.
Oggi logica CMOS è più preferibile.

 
suvendu ha scritto:

RTL è l'acronimo di logica resistenza transistor.
alcuni r tecniche di lì, ma oggi RTL oggi obsoleto.

Oggi logica CMOS è più preferibile.
 
in fase di RTL, si può usare:

1) l'ottimizzazione dell'architettura.

2) la codifica grigio

3) clock gating.
icon ha scritto:

quali sono le tecniche di progettazione in fase di RTL per la progettazione a bassa potenza. Esiste un tool disponibili per l'analisi di bassa potenza in fase di RTL?
 

Welcome to EDABoard.com

Sponsor

Back
Top