Quale metodologia di reset consuma più energia?

B

bronzefury

Guest
Salve,

La cui metodologia reset consuma più energia, reset reset sincrona o asincrona?

Grazie,
bronzefury

 
Non credo che sarà molto diverso.Un vantaggio di reset asincrono è che funziona a prescindere del segnale di clock, duh, come Power-on-circuiti tipo di ripristino, dove l'orologio non è ancora stabilizzata.

Per quanto riguarda il consumo di energia non sono esattamente sicuro, ma penso che dipende dal tipo di frequenza del clock perché a super frequenze di clock elevate, controllando ogni volta livello di RST è il lavoro svolto / energia spesa / energia consumata dalle porte logiche.Qualcuno confermare questa affermazione.

 
Salve,

Beh, ho fatto un esperimento su un modulo di 180,000 cancello - uno con reset asychronous, l'altra con reset sincrono.Sintetizzati entrambi e corse di comando dc_shell chiamato report_power.In un processo a 90 nm, i risultati hanno mostrato che sincrono consumato il 30% di potenza in più dinamica (in MW).Perdita è stata quasi la stessa, con un po 'sincrono superiore (nel range uW)

La frequenza è stato di 200 MHz per una libreria di celle standard.

Esperienza Sono curioso di sapere altro progettista su questo argomento.

Se si desidera visualizzare i dati più fammi sapere ...

 
Inserisci tutti i dati che è possibile, in modo che altri possano giungere rapidamente a conclusioni.Anways sono un po 'felice che sincrono consumato più energia che rafforza la mia dichiarazione poco.

Se è possibile, provare e testare con frequenze di clock molto basse e vedere se i risultati sono sempre gli stessi.

 
28,7% (MW) di potenza più dinamica consumata da Synchronous design Reset asincrono rispetto al progetto Reset.

18% (in UW), una dispersione energetica più consumata dai Asynchronous design Reset.

Questi sono i risultati quando si esegue report_power da Synopsys Design CompilerReset asincrono Design, 90 nm, 200 MHz

====================
****************************************
Relazione: il potere
-analysis_effort alto
Design:
Version: X-2005,09-SP2
Date: Wed Jun 20 10:17:08 2007
****************************************

Biblioteca (s) usate:

g90d
g90ldCondizioni operative: WC Biblioteca: g90d
Filo di carico Modello Mode: chiuso

Global Operating Voltage = 0.9
Power-informazione specifica unità:
Tensione Units = 1V
Capacità Unità = 1.000000pf
Unità di tempo = 1ns
Dynamic Power Units = 1 mW (derivato dal V, C, unità di T)
Perdite Power Units = 1mWCell interno Power = 22,9686 mW (74%)
Net Switching Power = 7,9670 mW (26%)
---------
Totale Dynamic Power = 30,9356 mW (100%)

Cell Leakage Power = 1,0090 mW

****************************************
Relazione: clock_gating
Design:
Version: X-2005,09-SP2
Date: Wed Jun 20 10:14:17 2007
****************************************Clock gating Sintesi
-------------------------------------------------- ----------
| Numero di clock gating elementi | 169 |
| | |
| Numero di registri Gated | 6203 (72,45%)
|
| | |
| Numero di registri Ungated | 2359 (27,55%)
|
| | |
| Numero totale di registri | 8562 |
-------------------------------------------------- ----------

****************************************
Relazione: area
Design:
Version: X-2005,09-SP2
Date: Wed Jun 20 10:14:18 2007
****************************************

Biblioteca (s) usate:

g90d
g90ld
g90fd

Numero di porte: 1484
Numero di reti: 1569
Numero di celle: 54
Numero di riferimenti: 13

Area combinatorie: 290679.656250
Area Noncombinational: 201757.390625
Net area Interconnect: 246920.203125

Superficie cellulare Totale: 492459.406250
Area totale: 739379.625000
1Sincrono Reset Design, 90 nm, 200 MHz

====================
****************************************
Relazione: il potere
-analysis_effort alto
Design:
Version: X-2005,09-SP2
Date: Tue Jun 19 19:04:20 2007
****************************************Biblioteca (s) usate:

g90ld
g90dCondizioni operative: WC_SA Biblioteca: g90d
Filo di carico Modello Mode: chiuso

Global Operating Voltage = 0.9
Power-informazione specifica unità:
Tensione Units = 1V
Capacità Unità = 1.000000pf
Unità di tempo = 1ns
Dynamic Power Units = 1 mW (derivato dal V, C, unità di T)
Perdite Power Units = 1mWCell interno Power = 30,8147 mW (77%)
Net Switching Power = 9,0087 mW (23%)
---------
Totale Dynamic Power = 39,8234 mW (100%)

Cell Leakage Power = 848.4954 uW

****************************************
Relazione: clock_gating
Design:
Version: X-2005,09-SP2
Date: Tue Jun 19 19:01:27 2007
****************************************Clock gating Sintesi
-------------------------------------------------- ----------
| Numero di clock gating elementi | 165 |
| | |
| Numero di registri Gated | 6.053 (72,86%)
|
| | |
| Numero di registri Ungated | 2255 (27,14%)
|
| | |
| Numero totale di registri | 8308 |
-------------------------------------------------- ----------

****************************************
Relazione: area
Design:
Version: X-2005,09-SP2
Date: Tue Jun 19 19:01:27 2007
****************************************

Biblioteca (s) usate:

g90ld
g90d
g90fd

Numero di porte: 1476
Numero di reti: 1535
Numero di celle: 28
Numero di riferimenti: 9

Area combinatorie: 261496.671875
Area Noncombinational: 166909.062500
Net area Interconnect: 208199.640625

Superficie cellulare Totale: 428412.812500
Area totale: 636612.437500

 
Io non sono esattamente sicuro ancora.Potenza del compilatore calcola fondamentalmente questo basato sulla libreria del venditore ASIC.

 
La differenza Dynamic Power possono a causa della differenza di potenza consumano delle FFs sincroni ed asincroni in biblioteca.

 
Ti capita di avere tutti i numeri che mostra il consumo di energia per i diversi tipi di FFS, sync e async?

 
se syn consuma di potenza in più ..quindi la progettazione deve essere veloce!

wht è causa di consumo di potenza maggiore??

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top