Qualcuno può dirmi come progettare un buffer passaggio a livello? Grazie

[holddreams]

Qualcuno può dirmi come progettare un buffer passaggio a livello?

Vorrei sapere quali parametri sono importanti per il circuito.

Grazie.

 

[hunter694]

Ecco alcune informazioni:

http://www.daycounter.com/Circuits/OpAmp-Level-Shifter/OpAmp-Level-Shifter.phtml

 

[Vamsi Mocherla]

Stai parlando di un cambio a livello VDD o livello di circuito turno?

Uno dei design buon livello di cambio è quello di usare una coppia di inverter della serie in Bassa VDD dominio.Le uscite sono alla guida di un differenziale di transistor NMOS con una croce accoppiato carico PMOS.Questi transistor sono in forte dominio VDD.Le uscite possono essere tamponato per aumentare la forza dell'unità.

Purtroppo, la soluzione opamp è limitato dalla velocità e risoluzione delle problematiche.

Vi allego uno schema di massima.Si prega di passare attraverso di essa.
Ci dispiace, ma è necessario il login per visitare questo allegato

 

[holddreams]

Sì, il mio livello di buffer di turno è proprio come si disegna.
Mi piacerebbe sapere, quando si progetta buffer tale, che i parametri non si simulare?
, Speed Consumo? Ciclo di funzionamento, oppure altro?

Grazie.Vamsi Mocherla ha scritto:

Stai parlando di un cambio a livello VDD o livello di circuito turno?Uno dei design buon livello di cambio è quello di usare una coppia di inverter della serie in Bassa VDD dominio.
Le uscite sono alla guida di un differenziale di transistor NMOS con una croce accoppiato carico PMOS.
Questi transistor sono in forte dominio VDD.
Le uscite possono essere tamponato per aumentare la forza dell'unità.Purtroppo, la soluzione opamp è limitato dalla velocità e risoluzione delle problematiche.Vi allego uno schema di massima.
Si prega di passare attraverso di essa.

 

[ynhe]

Uscita 1.Driver tempo in aumento / tempo che rientrano
2.Propagation Ritardo

 

[Sadegh.j]

Come su una fuga di semplice, comune, Vgs è il livello di cambio ed è anche un buffer.

 

[mswug]

In realtà, si dovrebbe pagare la vostra attenzione per l'equilibrio tra i tempi in aumento ed i tempi di cui

 

[Vamsi Mocherla]

Più importante, il shifters livello dovrebbe essere caratterizzata per la velocità.Da allora, i convertitori di tensione inferiori necessità di pilotare un carico PAC nel settore ad alta tensione, abbiamo bisogno di esaminare il carico su di essi.Il ritardo di propagazione dipende dai seguenti fattori:

1.Dimensionamento del secondo inverter.
2.Il fermo dimensionamento (PMOS in alto dominio VDD)
3.Il buffer di uscita nel dominio ad alta tensione.

--- Una cosa piccola, il latch potrebbe andare in uno stato indeterminato quando l'alimentazione è dilagato.Quindi perdita di Wil corrente in RamPup / shutdown.Quindi, è necessario anche avere a venire con una figura di questo.