qual è il livello cancello?

A

amaal.83

Guest
Ciao a tutti,

Vorrei sapere qual è il livello cancello e RTL livello?

thx

 
RTL: la descrizione è suddivisa in combinational logica e di stoccaggio elements.The
elementi di archiviazione (ciabatte, serrature) sono controllate da un orologio di sistema.Il
descrizione synthesizable.

GATE: il design è rappresentato come una netlist con porte (AND, OR, NOT, ...) e
elementi di archiviazione, con tutti i ritardi delle cellule.La descrizione è stata sintetizzata.

RTL è una descrizione di solito convertito in un cancello
a livello di descrizione del circuito da una logica di sintesi strumento.

 
cancello livello è quello di presentare il vostro circuito con l'obiettivo librerie!

 
RTL: descrizione ad alto livello
cancello livello: dopo la sintesi, la RTL è mappata a bersaglio lib

 
La mia connessione continua a reimpostare * sospiro *

Comunque, è stato un po 'di tempo, ma qui va:

RTL == Registrati Trasferimento Livello
Questo livello di astrazione descrive il comportamento del circuito o un dispositivo (modello di comportamento, possono essere utilizzati), basato sul flusso di segnali o il trasferimento di dati.

Porta Livello Netlist descrive l'effettivo booleano rappresentanza del circuito o dispositivo.Una tabella di verità può anche essere utilizzato.

Mi auguro che si può vedere da questa distinzione.

Scendendo, si sono ulteriormente circuito livello netlist o spezie netlist.

RTL -> Livello Gate -> Spice Netlist.

 
Livello RTL: Dove alcuni reale codice è scritto misto con alcuni Logic.

GATE Livello: dopo la sua sintesi.e ci sono solo le istanze, ma anche un obiettivo reuire libreria per la simulazione.

 
gate, il circuito è descritto in termini di porte (ad esempio, e, NAND).Progettazione hardware a questo livello è intuitivo per un utente con una conoscenza di base delle logiche di progettazione digitale, perché è possibile vedere uno-a-uno scambio di corrispondenza tra la logica di schema di circuito e la descrizione Verilog.Per sfruttare pienamente i vantaggi della logica di sintesi, il progettista deve prima capire il flusso di lavoro ad alto livello RTL descrizione di un cancello
a livello netlist.
<img src="http://images.elektroda.net/1_1210938339_thumb.gif" border="0" alt=""/>
 
in realtà, porta a livello grafico è l'ultimo di chip!

 

Welcome to EDABoard.com

Sponsor

Back
Top