proprietà errore in LVS

[analog_layout]

Sono un principiante nella configurazione attualmente in uso Calibro per la verifica e il layout editor di IC stazione.Sono usig UMC 0,18 kit di progettazione.

Per un capactior layout ho uno LVS errore.
'c proprietà non è stato trovato nella source'

quando ho controllato il netlist generata dal Calibro dal layout le proprietà del condensatore sono elencati tutti e tutte corrette.

ma comunque nella netlist generata dal Calibro da schema per LVS, solo la lunghezza e la larghezza sono elencati nella netlist (dichiarazione di spezie per C).

Che cosa posso fare per far sì che la legge Calibro capacità valore dal schematico e ottenere un LVS pulito?

se i generare la netlist come di consueto schema da tutta la lunghezza,
la larghezza e capactiance valore sono correttamente netlisted.

Che cosa posso fare per far sì che la legge Calibro capacità valore dal schematico e ottenere un LVS pulito?
in genere quando si arriva in una proprietà di errore LVS?possiamo trascurare questo errore?

 

[pph_cq]

Penso che per condensatore w & L partita è sufficiente, è possibile rinunciare proprietà c errore.

 

[protonixs]

la larghezza e la lunghezza del condensatore MOS nel layout dovrebbe corrispondere lo schema.
altri beni corrispondenti come tipo di dispositivo dovrebbe inoltre essere rispettate.

 

[analog_layout]

Sì ho controllato e rispetto tutte le proprietà del condensatore in netlist generata da schema e la netlist generata dal layout che Calibro usato per il confronto.
W e L sono esattamente uguali.il tipo di dispositivo sono anche stesso.
c solo valore è assente nelle netlist generata da schemaEro solo il controllo del calibro norme file.

Se i commenti la traccia proprietà dichiarazione nel file rules ottenere una corretta LVS relazione.

Lei pensa che questo sia il modo corretto per sbarazzarsi di questa proprietà di errore?

================================================== ==================

Un altro errore PLEASE HELPmentre facendo un induttore layout ho ottenuto il seguente messaggio di errore

Errore: No matching ". SUBCKT" dichiarazione "L_SLCR20K_RF" alla riga 19 nel file my_pathl / L.calibre.src.net "

il seguente è il netlist da 'L.calibre.src.net' file
L_SLCR20K_RF è il nome del modello in induttore UMC
.................................................. ......................
*
* Componente percorso: $ lib / default.group / logic.views / L
*
. subckt L in

X1 in terra L_SLCR20K_RF
. finisce L
================================================== ================
il seguente è il netlist da layout lay.net

* SPICE NETLIST
***************************************

. SUBCKT L POS NEG SUB
. FINISCE
***************************************
. SUBCKT L terreno in
** N = 169 PE = 3 IP = 0 FDC = 1
X0 in terra L n = 2,5 d = 0.00012595 w = 6.00544e-06 $ [L_SLCR20K_RF] $ 19980 $ X = Y = 163530 $ D = 76
. FINISCE
***************************************
================================================== ===

Quale potrebbe essere il motivo di questo errore?

 

[joezl82]

è possibile aggiungere la proprietà c netlist in auto con il tuo

 

[lsfeng]

analog_layout ha scritto:

Sono un principiante nella configurazione attualmente in uso Calibro per la verifica e il layout editor di IC stazione.
Sono usig UMC 0,18 kit di progettazione.Per un capactior layout ho uno LVS errore.

'c proprietà non è stato trovato nella source'quando ho controllato il netlist generata dal Calibro dal layout le proprietà del condensatore sono elencati tutti e tutte corrette.ma comunque nella netlist generata dal Calibro da schema per LVS, solo la lunghezza e la larghezza sono elencati nella netlist (dichiarazione di spezie per C).Che cosa posso fare per far sì che la legge Calibro capacità valore dal schematico e ottenere un LVS pulito?se i generare la netlist come di consueto schema da tutta la lunghezza, la larghezza e capactiance valore sono correttamente netlisted.Che cosa posso fare per far sì che la legge Calibro capacità valore dal schematico e ottenere un LVS pulito?

in genere quando si arriva in una proprietà di errore LVS?
possiamo trascurare questo errore?

 

[analog_layout]

Sono usig UMC 0,18 Mixed Mode / RF 1P6M processo di progettazione kit.

Ho verificato che il dispositivo di generazione Condensatore dichiarazioni del file di regole
La capacità di estrazione e le tracce sono tutte le proprietà definite.
Io non sono in grado di comprendere ciò che sta causando l'errore.

 

[lsfeng]

analog_layout ha scritto:

Sono usig UMC 0,18 Mixed Mode / RF 1P6M processo di progettazione kit.Ho verificato che il dispositivo di generazione Condensatore dichiarazioni del file di regole

La capacità di estrazione e le tracce sono tutte le proprietà definite.

Io non sono in grado di comprendere ciò che sta causando l'errore.