Progettazione di circuiti RF

[yashiro32]

Salve,

Quali sono le cose da prendere nota di quando la progettazione di un PCB per circuito RF?

 

[jecyhale]

yashiro32 ha scritto:

Salve,Quali sono le cose da prendere nota di quando la progettazione di un PCB per circuito RF?

 

[rudane]

Se stai cercando una lista di controllo, ecco una base:

1) Assicurarsi di conoscere la costante dielettrica del consiglio di amministrazione.Se si utilizza FR4, e sono la frequenza molto elevata (ad esempio 4 GHz) o superiore, può essere necessario per la progettazione per le perdite lungo le tracce.Questo perché la costante dielettrica del FR4 è garantita solo per essere in un intervallo di valori, e cambiamenti nel corso del tempo.

2) Tenere tutte le tracce meno di 1 / 10 di una lunghezza d'onda.

3) Ottenere un calcolatore online per dirti quello che le tracce larghezza dovrebbe essere per la frequenza (adattamento d'impedenza).

4) Cercate sempre di avere un aereo a bordo il GND, e un altro aereo per il potere.

5) Sempre ottenere il disaccoppiamento condensatori il più vicino possibile ai pin di alimentazione sul chip possibile.Questo può richiedere con componenti di piccole dimensioni come la 402, se la frequenza è abbastanza alta.

6) Si potrà anche per essere sicuri di utilizzare i componenti più piccoli disponibili per i livelli di potenza desiderata.

7) Per le tracce ad alta frequenza, li circondano con la via che a breve al piano terra.Questi non toccare la traccia, ma solo lo circondano.

Questa lista non è completa, si tratta solo di alcuni trucchi che ho imparato da 4,6115 GHz. la progettazione di un PLL.Come sempre, uno degli esperti dovrebbe essere consultato prima di tentare qualcosa di pericoloso e la mia parola non dovrebbe essere preso come la verità definitiva.

 

[RF-OM]

RF layout è forma d'arte.Designer passa anni, fino al raccogliere una buona esperienza.Tutte le raccomandazioni di cui sopra sono veri e utili, ma sicuramente non sono un elenco completo.Voglio raccontare un punto importante che molti giovani ingegneri spesso trascurano.Questa è la lunghezza della traccia ed effetto sul circuito RF.Spesso RF tecnici ritengono che traccia dovrebbe essere più corto, 1 / 20 o 1 / 10 di lunghezza d'onda.Questo non è sempre vero.Qualsiasi lunghezza della traccia sta cambiando la parte reattiva dell'impedenza collegato ad una delle estremità, quindi dalla parte opposta può vedere impedenza totalmente diversa.Ecco solo un esempio dalla vita reale.Circa 2000 mi è stato chiesto di analizzare i problemi con la nuova concezione VCO.E 'stato suggerito di generazione di segnali RF circa 527 / -30 MHz, che non è ad alta frequenza per la progettazione RF.Varactor ha una capacità di 7.5pF (per la frequenza centrale di 527 MHz) ed è stato installato ad una distanza di circa 5 mm dal chip e chip risultato visto come capacità di 19,3 pF!Questo è quasi tre volte superiore di design previsto.Sul tavolo, con costante dielettrica di circa 3 otteniamo la lunghezza d'onda di 527 MHz, circa 330 mm.5 mm circa 0,015 da 330 mm.Lunghezza traccia che è a solo 1,5% della lunghezza d'onda si moltiplicano capacità di quasi tre volte!È possibile controllare facilmente tutti questi numeri con il programma di simulazione RF o con semplici equazioni.Questo esempio mostra chiaramente quanto sia importante per mantenere tutti i collegamenti il più breve possibile, non solo 1 / 10 di lunghezza d'onda.Alcuni componenti RF, come balun, trasformatori (specialmente a banda larga) sono molto sensibili a parte reattiva dell'impedenza e richiedono la connessione a breve le tracce.In RF progettare qualsiasi componente, anche il punto di saldatura, devono essere considerati con la loro intrinseca elementi parassiti e il loro effetto devono essere contabilizzate.Filo non è solo un filo e resistenza non è solo resistenza, sono elementi complessi.

Con i migliori saluti,
RF-OM

 

[GVVIN]

Trovate in allegato un documento di Henry CONSULENTI OTT & mentorpaper_32889.pdf.Si darà qualche idea.
PCB Design Guidelines
Linee guida per la progettazione e la struttura ad alta velocità PCB logica digitale.
Dare un sacco di considerazione per il posizionamento dei componenti e di orientamento.
Evitare di armoniche orologio si sovrappongono.Fai una tavola armonica per ogni orologio.
Segnale di zona Orologio anello deve essere mantenuto il più limitato possibile.Get paranoici orologi!
Utilizza schede multistrato con potenza e piani di massa, quando possibile.
Tutte le tracce ad alta frequenza del segnale deve essere in strati adiacenti di un piano.
Mantenere i livelli di segnale il più vicino al livello adiacente piano come possibile (<10 mil).
Temperature superiori a 25 MHz PCB devono avere due (o più) piani di massa.
Quando il potere e piani di massa sono in strati adiacenti, il piano di energia dovrebbero essere incassati dal
bordo del piano terra da una distanza pari a 20 volte la distanza tra i piani.
Bury segnali di clock tra potenza e piani di massa, quando possibile.
Evitare di slot nel piano terra.Vale anche per il piano di alimentazione.
Se un aereo segmentato il potere è necessario, le tracce del segnale non deve essere instradato su slot.
Filter (serie terminare) l'uscita del driver di clock per rallentare i tempi di salita / autunno e per ridurre
(chiamata di solito 33-70 ohm).
Inserire gli orologi e circuiti ad alta velocità il più lontano dalla I / O di campo possibile.
Usare un minimo di due condensatori di disaccoppiamento parità di valore sui pacchetti DIP, quattro pacchetti di piazza.
Sulla frequenza alta / alta potenza / rumore IC molti condensatori di più può essere necessaria.
Considerare l'utilizzo di strutture di PCB embedded capacità di disaccoppiamento in schede ad alta frequenza (> 50 MHz)
Impedenza controllata Usa tecniche di layout PCB (con terminazione corretta), se necessario,
Impedenza sul PCB-controllato, non il segnale di passaggio da un livello ad un altro a meno che non sia
strati di cui si fa riferimento al piano stesso.
Il impedenza non controllato dei PCB, quando un orologio transizioni da un livello ad un altro e gli strati
si fa riferimento a diversi piani aggiungere un trasferimento via o di un condensatore tra i piani.
Tutte le tracce, la cui lunghezza (in centimetri) è uguale o superiore alla crescita del segnale / tempo di caduta (in
nanosecondi) deve essere garantita una serie resistenza terminale (tipicamente 33 ohm).
Simulare tutte le reti, la cui lunghezza (in centimetri) è uguale o superiore alla crescita del segnale / tempo di caduta (nel ns)
Collegare a terra la logica per il telaio (con una connessione a Z molto basso) in I / O area.Questo è fondamentale!
Fornire un motivo supplementare per la connessione al telaio l'orologio / location oscillatore.
Motivo supplementare per i collegamenti del telaio può anche essere richiesto.
Schede Daughter (con HF, apparecchi rumorosi e / o cavi esterni) deve essere adeguatamente messo a terra al
scheda madre e / o del telaio (non si basano sul pin di massa del connettore per fornire questa terra).
Fornire i filtri cm su tutti gli I / O lines.Raggruppare tutte le linee I / O in un insieme I designati / O area del PCB.
Condensatori parallelo usato in I / O i filtri deve avere una connessione molto bassa impedenza al telaio.
Utilizzare un filtro di ingresso di potenza sulla linea di alimentazione cc (sia CM & DM)
Maggior parte dei prodotti in contenitori in materiale plastico devono essere dotati di un piano supplementare di riferimento in metallo.
Considerare l'uso del livello di scudi a bordo un componente, qualora applicabile.
A terra tutti i pozzi di assorbimento del calore.
Nota: Clock, qualsiasi segnale hf periodico (ad esempio, CLK, RAS, CAS, ALE, ecc)