progettazione a basso consumo

P

power-twq

Guest
Ciao, tutti gli amici:

Quali sono i metodi più popolari riduzione di potenza.

Qual è il loro effetto.

con i migliori saluti

 
e non ci AE tre livelli di realizzare a basso consumo

RTL livello

architettonica livello

algoritmico livello

più importante è il livello algoritmico di raggiungere a bassa potenza.

ci sono alcuni metodi come

clock gating
segnale di gating
reduting l'attività di commutazione - dimensionamento dei transistor, il dimensionamento dei transistor progressiva, riordino di ingresso, il tempo di risorse multiplexing e la logica restructing.
computing adiabatico - ridurre le oscillazioni di tensione
scaling di tensione dinamica - voltageuse ridurre la soglia di autobus a basso consumo - basse cantare bus ..

riducendo l'escursione di tensione ci può aiutare a ridurre l'energia consumata.
Questi sono alcuni modi per ottenere di bassa potenza di funzionamento.

per quanto riguarda,

 
Alcune delle tecniche utilizzate nel design a basso potere sono:

1.Clock gating
2.Operando Isolamento
3.L'uso di librerie multi-V
4.Uso di differenti (alta e bassa) tensione (e frequenza) domini
5.L'uso di banchi di memoria diversi al fine di ridurre la dissipazione di potenza della memoria

Queste tecniche sono applicate in diversi livelli di astrazione di progettazione (architettonica, RTL, Gate-level).In realtà una dettagliata analisi della struttura di progettazione e le specifiche è necessaria al fine di scegliere la giusta combinazione di tecniche.

 
Salve

Qualcuno ha ancora paragonabili (in American Accent: misurabili) i risultati fatto?tnx

 
Hi arunragavan,

che cosa è l'oscillazione di tensione e gli autobus a bassa potenza?

 
il basso potere ha la sua biblioteca specificial?
ciò che i diversi della libreria standard e la biblioteca di bassa potenza?

 
salve,
la biblioteca di bassa potenza può essere multi-VT e multi-cellule Vdd.
così utilizzando gli strumenti di sintesi, possiamo progettare la carta a basso rapidamente.
solo la mia opinione.

 
in levels.it diversi ha diversi metodi
del livello di layout, utilizzando transistor il sonno è un metodo

 

Welcome to EDABoard.com

Sponsor

Back
Top