M
madmax
Guest
Salve,
Sto lavorando in application.I progettazione embedded utilizzando FPGA's. In uno dei miei design, ci sono un sacco di interrupt a microprocessore.Solo uno è collegato ad interrompere il microprocessore interrompere pin physically.But microprocessore individua le diverse interrompe leggendo il comandante registro (8 bit) e il suo schiavo corrispondenti registri
all'interno della FPGA design.Interrupts sono prioritari anche.
C'è un materiale che viene descritto come la progettazione per la gestione di interrupt per questo tipo di application.Issues nella fase di progettazione con gli interrupt
Per esempio: quando l'interrupt pin deve essere affermato a basso dopo la lettura della
comandante o il registro corrispondente registro slave
Grazie in anticipo,
Max
Sto lavorando in application.I progettazione embedded utilizzando FPGA's. In uno dei miei design, ci sono un sacco di interrupt a microprocessore.Solo uno è collegato ad interrompere il microprocessore interrompere pin physically.But microprocessore individua le diverse interrompe leggendo il comandante registro (8 bit) e il suo schiavo corrispondenti registri
all'interno della FPGA design.Interrupts sono prioritari anche.
C'è un materiale che viene descritto come la progettazione per la gestione di interrupt per questo tipo di application.Issues nella fase di progettazione con gli interrupt
Per esempio: quando l'interrupt pin deve essere affermato a basso dopo la lettura della
comandante o il registro corrispondente registro slave
Grazie in anticipo,
Max