problemi MDAC nella pipeline ADC

R

ronanchang

Guest
Ho alcuni problemi sul circuito di MDAC.
I valori di output di MDAC deve essere stabile in alcuni PERIODES.
Ma i valori di output nel mio alwayes di design hanno picchi.
E questo causerebbe il confronto fatching seguenti valori errati.
Qualcuno può dirmi qual è il problema nei miei progetti?
Grazie !!!!!
Ci dispiace, ma è necessario il login per visitare questo allegato

 
Il superamento è dovuto a margine di fase di poveri del vostro ciclo composto da
Cin, Cf, Cload e OP.Controllare il margine di fase in uscita di OP.

 
prima di tutto la stabilità opamp ur verificare's ..se il suo bene quindi controllare la resistenza switch ur feedback e tentare di ridurlo ..come ad alta resistenza in serie con il cappuccio in percorso del feedback provoca un basso freq zero.che può causare un superamento ..

bbye

 

Welcome to EDABoard.com

Sponsor

Back
Top