Problema interfaccia alla porta LPT

[dynoboy]

Hi can anyone help me!

Sto cercando di interfacciare un FPGA per la porta LPT del mio computer.Ho in programma di utilizzare il registro dei dati (pin 2 - 9).
Il circuito di interfacciamento sto usando dispone di un solo IC buffer e una resistenza.Sto usando l'IC 74.125, (il suo stato Tri CMOS Quad Buffer, mi hanno costretto il pin di controllo a 0, ossia il suo stato attivo).
Dal momento che ho bisogno di 8 pin sto usando 2 tali IC.Il circuito utilizzato è in quanto tale:

FPGA Pin> - ^ v ^ v ^ v --- I >--------------------< LPT Port Pin
Ohm _________1K __Buffer (1 / 4 74125)
connected the voltage at the output pins is 3.3V, but as soon as I CONNECT
the o/p pin to the LPT Port the voltage drops to 2.02V.

Finché la porta LPT NON
è collegata la tensione ai terminali di uscita è 3,3, ma non appena mi
collego O / p pin per la porta LPT la tensione scende a 2.02V.La ragione non è chiara nemmeno una resistenza di 1K pullup non può aiutare il mio caso.

Please Help Me se uno il possibile ... ho bisogno di presentare il mio progetto la prossima settimana.

Thanks a bunch,

 

[Klug]

È necessario impostare la porta LPT in modalità di lettura.Sembra nel tuo caso, che sia in modalità di uscita e 0 sono in pin di dati.

Inoltre non tutte le porte LPT può essere configurato per leggere pin di dati.Se avete vecchie MB, o di qualche scheda installata LPT vecchia, allora c'è la possibilità che questa porta non può essere uset per leggere pin di dati.

Per passare porta LPT a leggere di Stato è necessario impostare la configurazione 5 bit in LPT_address_port 2.Se il tuo indirizzo di porta è 378h quindi è necessario impostare il bit 5 in 37Ah porto.

Inoltre, non dimenticare di impostare la modalità corretta per il TPL nel BIOS se si utilizza LPT da MB.

 

[dynoboy]

Hi Klug,
grazie per la tua risposta.Ma sembra che non hai il mio diritto di domanda.Il problema è che c'è un calo nei livelli di tensione, che potrebbe significare che il dispositivo non è in grado di gestire molto più che attuali.
Anche se io rimuovere dire 7 (su un totale 8 pin), la tensione aumenta pin a circa 3V.

Quindi la sua non è la modalità operativa dei pin di uscita LPT Port, sembra che il mio buffer non è in grado di gestire, in modo suo il porblem circuito.

In attesa di risposta.
Grazie

 

[tlp71@hotmail.com]

forse che avete un problema GND.
Tenta di interconnettere GND di due schede, in realtà se non hanno le stesse GND le tensioni di tensione è relativo, non assoluto.
Tutte le tensioni sono legate le nostre GND.
Mi auguro che questo ti può aiutare.
Ciao.

 

[dynoboy]

Salve,
Non vi è alcun problema con la terra, la terra del FPGA e il computer sono collegati.L'alimentazione per la carta Buffer è quella che il FPGA utilizza in modo infatti tutti i motivi sono collegati.