problema di simulazione post layout

[PARAMSETTY Diwakar]

Cari tutti,

Ho fatto prelayout e simulazione postlayout di un opamp, nella simulazione prelayout tutti i transistor lavorano in saturazione e guadagno è buona 64 dB, ma in cui, come nella simulazione post layout, transistor poche andare a lineari e guadagnare scende a 50 dB, come posso ottenere i transistor in saturazione in simulazione post layout con cui modificare il layout.

Please help me

Grazie in anticipo.

Diwakar P

p.diwa453 (at) gmail.com

 

[erikl]

PARAMSETTY Diwakar ha scritto:

Come posso ottenere i transistor in saturazione in simulazione post layout con cui modificare il layout.

 

[eecs4ever]

di essere in saturazione, Vds> Vgs-Vt

Se si diminuisce Vt, sarà più probabile che cadere di saturazione

Cercare di diminuire la quantità di amplificatore corrente totale nel vostro op-, a partire dalla fonte di coda corrente.Capire che i transistor sono in calo di saturazione e perché.