Problema di FSM

[SKS]

Come disegnare il diagramma di stato per un divario di 5 CKT??

 

[A. Srinivasan Anand]

raccontano di ingresso e di uscita ...e dei vincoli sulla ingresso e in uscita ....questione ur fare un po 'più chiaro se possibile ........

 

[SKS]

Input è un continuo flusso di bit e l'uscita è anche un continuo flusso di bit

 

[A. Srinivasan Anand]

quello che volevo sapere è se l'ingresso è dire alcune 01110100101010 allora che cosa è l'uscita, perché per dividere per 5 alcuni contare il numero di 1 sono alcune il no di 0 e alcuni saranno in uscita il 5 ° bit ecc ecc ..

 

[kpsai26779]

Ciao SKS,

Può spiegare ur problema in dettaglio, come la sequenza è ur sequenza (di lunghezza fissa) o una sequenza infinita.

se ur esempio dando quindi sarà molto utile per rispondere ur questione

 

[SKS]

ok ...
supponiamo di ingresso: 1011011010 .... (LSB per primo)
uscita: 1001001000 .....
così ogni volta che incontra una sequenza di un multiplo di 5 dà uscita 1 ...

 

[A. Srinivasan Anand]

check this out ...
Ci dispiace, ma è necessario il login per visualizzare questo attaccamento

 

[kpsai26779]

Ciao Anand,

FSM ur sta lavorando bene per 101, 1010 e non 1111, 11.110

Grazie e saluti

 

[A. Srinivasan Anand]

l'utente ha detto che vuole rilevare 101 e 1010 in modo che quando come lei ha detto se 1111 o 11.110 verifica si dovrebbe scoprire che è andato a S2 Stato, che ritiene che un 1 si è verificato e, in quest'ultimo caso a S3 di Stato che considera un 10 e si sono verificati in modo da funzionare bene ....

 

[kpsai26779]

Ciao Anand,

puoi dirmi quando sarà o / p diventare 1, diversi transizione da S0 a S3

 

[A. Srinivasan Anand]

per nessun altro passaggio l'output sarà 1 ....l'1 rappresenta il verificarsi di 101 o 1010 ....