Problema con simulazione post utilizzando calibro PEX e lo spettro

B

Bellona

Guest
Ciao, sto usando Calibre PEX e Cadence Spectre di fare simulazione post-layout di un amplificatore operazionale.Sto utilizzando Charterd 0.35um tecnologia.La simulazione pre-layout va bene e ho passato anche LVS.Ma la simulazione post-layout non è corretta, il punto di polarizzazione di questi transistor sembra strano.
Prendete uno specchio di corrente per esempio: MP10 e forme MP0 uno specchio corrente, (W / L) 10 = (30um/3um) e (W / L) 0 = (120um/3um), MP10 hanno 3 dita mentre MP0 hanno 10 dita .Nel post di simulazione l'id del MP10 è (-8.37424u * 3) su 25uA ma quello di MP0 è (-33.6371u * 12) su 400uA, questo mi ha veramente dato il loro Vdsat puzzle sono gli stessi e sono tutti lavorano in saturazione, Penso che l'id del MP0 dovrebbe essere di circa 100uA.Può anbody aiutarmi?Grazie

***********************************************
* Pre-layout di simulazione
***********************************************
stringa OP ("/ I3/MP10" "??")
gm 157.24u
id-31.2366u
VDS-407.893m
vdsat-295.064m
VGS -1,21116
V-855.268m

stringa OP ("/ I3/MP0" "??")
gm 569.993u
id-120.807u
VDS-291.556m
vdsat-295.064m
VGS -1,21116
V-855.268m
***********************************************
* Post-layout di simulazione
***********************************************
stringa OP ("/ I3/MP10__3 (at) 2" "??")
gm 81.9997u
id-8.37424u
VDS-295.526m
vdsat-158.418m
VGS -1,02411
V-855.268m

stringa OP ("/ I3/MP0__12 (at) 2" "??")
gm 330.044u
id-33.6371u
VDS-340.88m
vdsat-158.418m
VGS -1,02411
V-855.268m

 
C'è qualcosa di assolutamente sbagliato: i punti di operazione non dovrebbe cambiare tanto da pre-sim postLayout, ma il tuo VGS cambiato quasi da 200mV!

connections to VDD, and also check why the primary current into the mirror decreased from 31 to 25µA.

Controllare la sorgente e le connessioni alla rinfusa
a VDD, e di controllare anche perché la corrente primaria nello specchio è diminuito da 31 a 25μA.

 
Bellona ha scritto:

Ciao, sto usando Calibre PEX e Cadence Spectre di fare simulazione post-layout di un amplificatore operazionale.
Sto utilizzando Charterd 0.35um tecnologia.
La simulazione pre-layout va bene e ho anche passato LVS.
Ma la simulazione post-layout non è corretta, il punto di polarizzazione di questi transistor sembra strano.

Prendete uno specchio di corrente per esempio: MP10 e forme MP0 uno specchio corrente, (W / L) 10 = (30um/3um) e (W / L) 0 = (120um/3um), MP10 hanno 3 dita mentre MP0 hanno 10 dita .
Nel post di simulazione l'id del MP10 è (-8.37424u * 3) su 25uA ma quello di MP0 è (-33.6371u * 12) su 400uA, questo mi ha veramente dato il loro Vdsat puzzle sono gli stessi e sono tutti lavorano in saturazione, Penso che l'id del MP0 dovrebbe essere di circa 100uA.
Può anbody aiutarmi?
Grazie

 
Scusa se non mi sono chiari.
Transistor MP10 ha 3 dita con W = 10 um -> 30 um di larghezza cancello.
Transistor MP0 ha 12 dita con W = 10 um -> larghezza di 120 um cancello
Quindi il rapporto 12 / 3

Ho provato con NO PEX / R C, ho ancora ottenuto risultati simili, immagino questo dovrebbe escludere problemi con il layout da quando ho superato LVS senza errori.Penso che forse è causata da estrazione parassitaria, può dargli qualche suggerimento su quello che potrebbe essere la causa?(Qualcosa mi manca in questi ambienti PEX?) Grazie

 
Bellona ha scritto:

Scusa se non mi sono chiari.

Transistor MP10 ha 3 dita con W = 10 um -> 30 um di larghezza cancello.

Transistor MP0 ha 12 dita con W = 10 um -> larghezza di 120 um cancello

Quindi il rapporto 12 / 3Ho provato con NO PEX / R C, ho ancora ottenuto risultati simili, immagino questo dovrebbe escludere problemi con il layout da quando ho superato LVS senza errori.
Penso che forse è causata da estrazione parassitaria, può dargli qualche suggerimento su quello che potrebbe essere la causa?
(Qualcosa mi manca in questi ambienti PEX?) Grazie
 
Grazie, cercherò in quello.Attualmente sto cercando di usare il formato spettro piuttosto che calibreview per la post-sim, mi terrò aggiornato questo post.

 
Il problema è risolto, ho cambiato il formato di output PEX di spettro e tutto va bene adesso.Sembra calibreview non funziona bene con il simulatore fantasma nel mio caso.

Sto utilizzando calibro 2.008,02 e Cadence ic5141.
Processo: 0.35um Chartered 2P4M 3.3V / 5V Salicide
LVS Runset: EDA-CAD-035-LV011 Ap 1J
PEX Runset: EDA-CAD-035-EX025 Ap 1C

 
Penso che sarebbe bene di pubblicare il tuo netlist sim qui.
Ciò sarebbe di grande aiuto!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top