Problema con Modelsim Simulazione

[cherukukeshav]

Salve

Ho usato Flipflop primitivo dal linguaggio modelli di Xilinx ISE9.1i nel mio progetto.

Problema -
Quando provo a simulare il disegno utilizzando ModelSim.errore iam ricevendo come questo ..

open (C: / Documents and Settings / keshago / Desktop / tetbench / flop del progetto)
# Flop del progetto Loading
# Compilazione di tesflop.v ha avuto successo.
VSIM-L (C: / Documents and Settings / keshago / Desktop / risorsa / parts_lib) work.tesflop_v
# VSIM-L (C: / Documents and Settings / keshago / Desktop / risorsa / parts_lib) work.tesflop_v
# Work.tesflop_v Loading
# Caricamento C: / Documents and Settings / keshago / Desktop / risorsa / parts_lib.flop
# Caricamento C: / Documents and Settings/keshago/Desktop/resource/parts_lib.FDCE_1
# ** Errore: (VSIM-3043) C: / Documents and Settings/keshago/Desktop/resource/FDCE_1.v (39): Unresolved riferimento a 'glbl'.
# Region: / tesflop_v/uut/FDCE_1_inst
# Design Errore caricandoI dettagli di errore sono
verror 3.043
#
# # Message VSIM 3.043:
# Il nome specificato in un semplice rinvio o gerarchico, non è possibile trovare
# Come un'istanza o un oggetto nella progettazione.
#Ma quando ho richiamato il ModelSim da i ISE sono in grado di simulare il design.

Qualsiasi organismo può aiutarmi in questo senso!

Grazie in anticipo
Keshav

 

[keano]

puoi condividere i tuoi file di origine?
Credo di poter aiutare.

 

[echo47]

Riferimento non risolte a 'glbl'L'elenco dei file di progetto ModelSim HDL dovrebbe includere anche $ XILINX / Verilog / src / glbl.v
is the environment variable pointing to your ISE installation

$ XILINX
è la variabile d'ambiente che punta alla tua installazione ISEPer ulteriori informazioni, il tuo ISE di ricerca "Sintesi e simulazione Design Guide" per la parola glbl.vAnche provare a cercare il sito web Xilinx per la ModelSim
parole e glbl.v

 

[cherukukeshav]

grazie per la risposta ur ..Problema risolto ..dettagli

VLOG modello Sim (VSIM-3043) non risolte riferimento all ' «glbl'.Se usiamo Verilog primitive dispositivo in Xilinx ISE e utilizzare i moduli per l'esecuzione nel modello Sim con la creazione di progetto separato.Ci troviamo di fronte l'errore di riferimento non risolti glbl.v

Il set global / reset e globale i segnali TriState sono definiti nel $ XILINX / Verilog / src / module glbl.v.

Seguire la procedura per simulare i moduli che utilizzano le primitive dispositivo Xilinx
1.Istanziare il modulo glbl nel banco di prova.
2.Compilare tutti i primitivi utilizzati dispositivo Xilinx compresa la glbl.v nella biblioteca di lavoro.
3.Dopo la compilazione, selezionare il glbl e il banco di prova file simultaneamente e simulare.
4.Selezionare il segnale da visualizzare.
5.Quindi eseguire la simulazione.Questo aiuterà a coloro che sono rimasto bloccato con questo problema.
Ci può essere qualche altro modo per indicare il riferimento del file glbl.v.

- Keshav