problema bandgap

[tyanata]

Qualcuno è in grado di proporre veloce setling tempo, la configurazione CMOS a basso rumore bandgap.

Ora abbiamo un problema, l'orologio della ADC Couses difetti nell'alimentazione elettrica.
E questo disturba il comportamento dei nostri bandgap.Il bandgap è realizzato con componenti di area vasta al fine di assicurare a basso rumore.Ma questi componenti di grandi dimensioni, aumentare setling momento della bandgap.E questo è un problema per noi, perché abbiamo bisogno di tensione bandgap stabile quando ADC inizia campionamento.

 

[Robert Qi]

Sembra difficile.
Perheps dovete considerare compromesso tra rumore e l'impostazione del tempo.

 

[rfsystem]

Tempi di avvio meno di 1us PSRR e buona (<60dB) da DC a 100MHz alcuni è difficile infatti e dispiace la tua domanda è toccando il dominio IP critica.Ci sono la soluzione, mi spiace non ho potuto offrire di più.

 

[yuyangjp]

Aggiungi un tappo di grandi dimensioni in uscita riferimento al modulo di filtro passa-basso.

 

[mady79]

Aggiungi ai nodi bias capacità di garantire bandgap è stabile. Ottieni di più PSRR per circuiti interni che per il divario banda per garantire il passaggio non influenzano le prestazioni.

 

[WDD]

1.l'uso di condensatori di bypass
2.utilizzare la tensione di alimentazione interna che porvided da LDO

 

[yuyangjp]

Penso che la gliches ad alta frequenza causato dalla ADC avrà scarsa influenza sul ADC

 

[vonleo]

Se il potere non è un problema principale, forse l'uso chop modulazione per raggiungere BGP a basso rumore, invece di trans grandi?