B
buenos
Guest
salve.
Ho cercato di simulare l'adattamento post modello VHDL in ModelSim, partito dalla Xilinx ISE-per un CPLD Coolrunner2, ma è un errore:
nel ModelSim:
...
# Caricamento C: \ Modeltech_xe_starter \ win32xoem/../xilinx/vhdl/simprim.x_roc (x_roc_v)
# Design Errore caricando
# Errore: Errore durante il caricamento di progettazione
# Sospensione esecuzione di macro
# MACRO. / TCTest.tdo fermò la linea 9
nel file, riga 9:
VSIM-t 100ps-sdfmax / UUT = toptt_timesim.sdf-TCTest lavoro lib
Se provo a simulare il modello comportamentale, allora funziona bene.
Ho cercato di simulare l'adattamento post modello VHDL in ModelSim, partito dalla Xilinx ISE-per un CPLD Coolrunner2, ma è un errore:
nel ModelSim:
...
# Caricamento C: \ Modeltech_xe_starter \ win32xoem/../xilinx/vhdl/simprim.x_roc (x_roc_v)
# Design Errore caricando
# Errore: Errore durante il caricamento di progettazione
# Sospensione esecuzione di macro
# MACRO. / TCTest.tdo fermò la linea 9
nel file, riga 9:
VSIM-t 100ps-sdfmax / UUT = toptt_timesim.sdf-TCTest lavoro lib
Se provo a simulare il modello comportamentale, allora funziona bene.