Pls guardare il mio codice .... il suo non sintetizzando

[appu1985]

Modulo pelement (II, XI, PI, psi, clk, M1, M2, io, xo, PO, PSJ);
/ / Parametri tasso di apprendimento della rete neurale
parametro lrate = 1;
/ / Porte di ingresso degli elementi di trasformazione
input [5:0] ii; / / indice del pixel di input per l'elemento di trasformazione
input [7:0] xi; / / input valore del pixel per l'elemento di trasformazione
input [3:0] pi; / / indice del numero di persone la cui immagine viene in ingresso
input [7:0] psi; / / Somma parziale ingresso l'elemento precedente trattamento
input clk;
ingresso M1; / / Select segnale per stabilire le modalità di funzionamento se la formazione o il riconoscimento
ingresso m2; / / Select segnale per decidere in modalità Training, se dobbiamo calcolare l'uscita o aggiornare i pesi
/ / Output degli elementi di trasformazione
output [5:0] io; / / indice l'uscita del pixel
output [7:0] XO; / / output del valore di pixel
output [3:0] Po; / / Output dell'indice Persona
output [7:0] PSJ; / / Output la somma aggiornato parziale calcolata in questo elemento Processing
/ / Definizione Register
reg [7:0] PSO;
reg [7:0] Y [9:0];
reg [7:0] yrecog;
reg [7:0] w [4.095: 0];
reg [7:0] psw;
reg [7:0] yrec;
reg [7:0] PSJ;

reg [5:0] io; / / indice l'uscita del pixel
reg [7:0] XO; / / output del valore di pixel
reg [3:0] Po; / / Output dell'indice Persona
/ / Fili

wire [7:0] g;
wire [7:0] w1;
wire [15:0] d;
wire [15:0] out;
wire [15:0] temp;
wire [15:0] y2;
wire [31:0] temp1;
wire [7:0] regr;
wire [7:0] PJ;

sempre @ (clk) begin
assegnare io = io;
assegnare xo = xo;
assegnare PO = PO;
fine
OUT1 s1 (XI, w [ii], psi, PJ);
sempre @ (M1 o M2)
begin: abc1 / / Questo è per Calculatig il vettore di output.
if (m1! = 0) begin
if (m2! = 0) begin
if (ii> = 4.095) begin
assegnare y [pi] = PSJ;
fine
fine
assegnare PSJ = pj;
assegnare io = II;
assegnare xo = xi;
assegnare po = pi;
fine
fine
OUT2 S2 (pi, II, w [ii], y [pi], XI, psw, g, w1);
sempre @ (m2) begin
if (m1! = 0) begin / / Questo è per updatign il vettore peso.
if (m2) begin
iniziare
assegnare psw = g;
assegnare w [ii] = w1;
assegnare io = II;
assegnare xo = xi;
assegnare po = pi;
assegnare PSJ = psw;
fine
fine
fine
fine

mult M6 (XI, w [ii], regr);
Aggiungi A4 (yrec, regr, tempre);

sempre @ (M1) begin
if (ii> = 4.095) begin
assegnare yrecog = yrec;
fine
altro
iniziare
assegnare yrec = tempre;
fine
fine
endmodule

Sto ottenendo questi errori
ERRORE: xst: 855 - "pelement.v" Linea 62: Unsupported procedurali per l'assegnazione del segnale <io>.
ERRORE: xst: 855 - "pelement.v" Linea 63: Non supportato procedurali per l'assegnazione del segnale <xo>.
ERRORE: xst: 855 - "pelement.v" Linea 64: non supportato procedurali per l'assegnazione del segnale <po>.
ERRORE: xst: 855 - "pelement.v" Linea 75: Unsupported procedurali per l'assegnazione del segnale <psj>.
ERRORE: xst: 855 - "pelement.v" Linea 106: Non supportato procedurali per l'assegnazione del segnale <yrec>.
Last edited by appu1985 il 13 giugno 2007 8:25, modificato 1 volta in totale

 

[go4sandesh_vsn]

hi appu ... m dispiace coz i lavori in VHDL ... n hav Abt idea lil Verilog .... dal modo in cui se puoi dirmi wat sorta di Ur errore trovato durante la sintesi ... può BI può aiutare u. ...

ma proprio non vi preoccupate ... der r molti esperti in Verilog in questo forum ... faranno sicuramente help u out ...

solo errore ur incolla msg ....

 

[echo47]

Hi appu1985,

Eliminare tutte le "assegnare" le parole chiave all'interno del "sempre" blocchi.

In generale, non usare "=" incarichi di blocco in sincrono "sempre" blocchi se non sai esattamente cosa accadrà, e devi assolutamente farlo.

Non so il comportamento desiderato del codice, ma probabilmente dovrebbe ridisegnare tutte le combinatorie "sempre", blocchi in un blocco di clock sequenziale.In caso contrario, i registri saranno sintetizzare in molti fermi, e probabilmente causare un comportamento bizzarro.

Verilog non ha nulla chiamato OUT1, OUT2, aggiungere, mult.Forse sono in qualche altro file che non ci hanno dimostrato.

Quando inserisci il codice sorgente, si prega di utilizzare EDAboard il "codice" tag in modo che possiamo vedere il tuo rientro e spaziatura.