PLL simulazione

[crazy_analog]

Qualsiasi idea di chip PLL pieno livello di simulazione?
Ci vuole molto tempo per bloccare, ma ho bisogno di eseguire la simulazione fino PLL serratura.
Sapete qualsiasi eda software più veloce?

 

[mpig09]

Cari crazy_analog:

È possibile utilizzare per simulare ELDO.

mpig

 

[MSSN]

La soluzione è quella di scrivere modelli comportamentali per la non-critical blocchi, per diminuire il tempo di simulazione

 

[khouly]

yeah,
u possibile utilizzare un beavioral modelli per il divisore ad accelerare la simulazione, ho visto la ADMS simulatore di guida,
di ridurre il tempo del PLL simulazione molto MCH utilizzando il modello di verilog divisore

khouly

 

[hung_wai_ming@hotmail.com]

Sì, utilizzare RTL divisore a sostituire i modelli in grado di simulare e quindi molto più veloce.Onestamente, vorrei dire quasi 3 giorni è abbastanza tipico per un PLL per bloccare

 

[waxtomato]

utilizzando ultrasim o nanosim, è molto più veloce

 

[evence]

Se PFD e caricare pompa può opreate affidabile a 100 volte Fref.Cambia la frequenza di riferimento a 100 volte e il ridimensionamento di feedback Divisore rapporto filtro e condensatore a 1 / 100.

 

[jinnose]

Usa HSIM.Definire tutti i circuiti digitali digitale e definire i circuiti analogici, come loop come filtro analogico, allora sarà di almeno 100 volte più veloce di spezie simulazione.