D
danda821
Guest
HI,
Sono progettazione di un PLL CMOS (Tri-stato pfd, responsabile della pompa, divisore, VCO).Il divisore è un divisore di deglutire, in modo che io possa scegliere diversi dividendo rapporto (o canale diverso).Si lavora al primo canale (rapporto di divisione è 464).Ma per i più alti canale (rapporto di divisione è 478), non può bloccare.Il controllo della tensione su VCO risolve a 677mV (20mV ripple è) a 7us, quindi aumenta in modo casuale (ondulazione alta va a 120mV).Qualcuno mi può dire qual è il problema?grazie.
danda821
Sono progettazione di un PLL CMOS (Tri-stato pfd, responsabile della pompa, divisore, VCO).Il divisore è un divisore di deglutire, in modo che io possa scegliere diversi dividendo rapporto (o canale diverso).Si lavora al primo canale (rapporto di divisione è 464).Ma per i più alti canale (rapporto di divisione è 478), non può bloccare.Il controllo della tensione su VCO risolve a 677mV (20mV ripple è) a 7us, quindi aumenta in modo casuale (ondulazione alta va a 120mV).Qualcuno mi può dire qual è il problema?grazie.
danda821