PLL Bloccaggio

E

emax0198

Guest
Il MB1504 PLL cerca di bloccare, ma
c'è un sacco di rumore in uscita demodulati.Quale potrebbe essere il motivo?Il filtro loop calcoli sembra essere ammenda.

 
Ti è verificare il rumore in ingresso del VCO
Quando si dice il rumore, che cosa vuoi dire?
Si tratta di un rumore bianco o rumore alcuni segnali?

 
Il rumore si intende il glitches in uscita PPM segnale demodulato.

 
> Il MB1504 PLL cerca di bloccare, ma
c'è un sacco di rumore in uscita demodulati.Quale potrebbe essere il motivo?Il filtro loop calcoli sembra essere ammenda.

Controlla il potere di VCO da FFT di Oscilloscope per vedere se ci sono rumori a bassa frequenza.

E controllare la circonda di Loop filtro per visualizzare il layout, se possibile, ci sono il rumore digitale abbinata al filtro loop.

Oppure VCO guadagno è troppo elevato.

 
Se non è l'anello che circonda di filtro e di layout, Ti è simulare il PLL?(Per la fase uno del margine di guadagno), potrebbe essere sul bordo di stabilità.È possibile utilizzare per la simulazione PSpice.

 
Il potere di PLL è da MAX883, regolamentato 4V.Essa non sembra essere né rumore digitale accoppiamento.VCO guadagno è impostato a quasi 1,15 MHz / V e il ricevitore è operativo a 72MHz e penso che a questa frequenza il layout non è che critico.Date
un'occhiata al schema allegato.

Come posso simulare PLL utilizzando PSpice.PSpice non hanno MB1504 modello?
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 
Al fine di ridurre la possibilità per il filtro loop per abbassare la fase Magin oscillano e procedere nel modo seguente: 1) aumentare la C26 per 39n, 2) inferiore C24 e C27 a 39p.
Questo sposta il R18 C26 Zero a una frequenza più bassa e si sposta i pali della R18 R20 C24 C27 a una maggiore frequenza,
in modo da avere una maggiore gamma di frequenza del ciclo di controllo PLL 6dB/Octave ad un pendio, che ha una stabile loop fase margine di 90 gradi.Provalo e dare un feedback per il forum.

 
Ho cambiato il valore, ma non fa alcuna differenza.Ho osservato la carica PLL pompa (input VCO) e la sua DC non puro, anche se il PLL è bloccata (Lock pin rilevare alto).Vi è una ondulazione (brevi impulsi) e che è il motivo per cui vi è un passaggio casuale di uscita impulsi PPM.

Ora, da dove il rumore è stato introdotto.Il filtro loop calcoli sembra corretto ...vedere il file allegato doc.Devo ammettere che la disposizione non è molto buona, ma non dovrebbe fare molta differenza a 72MHz.Potrebbe essere PIC orologio o qualche altro rumore digitale?Ho anche aggiunto condensatori di by-pass 100nF Vcc ingressi sia a livello di PLL e PIC ma t Non fa alcuna differenza.

Ho ricalcolato il filtro dei valori cambiando fa (la frequenza del vettore, entro il tempo desiderato TS, dopo un passo o di luppolo) = 100Hz e TS (il tempo desiderato per il vettore al passaggio a una nuova frequenza) = 1msec per ridurre BW il ciclo, ma non apporta alcuna modifica.Ho utilizzato il documento PLLBasics.pdf da Fujitsu sito web per calcolare l'elemento di filtro loop valori.Vcc è corretto, ma a livelli molto più elevati Volt / div scala di oscilloscopio è molto lieve rumore e non penso che tutto ciò sta contribuendo il problema principale.
Siamo spiacenti, ma è necessario il login per visualizzare questo attaccamento

 
R20 e C27 deve essere situato proprio accanto al pin 23 del 3362.Se si trovano dal PLL e se il tracciato è lungo, ora è una questione molto delicata alta impedenza traccia e che possono causare problemi.Inoltre, assicurarsi che il terreno per il ritorno integratore cappuccio in PLL è instradato diritto al PLL.

 
Se sostituire le linee di traccia dal PLL VCO uscita di ingresso e uscita a PLL VCO fin da piccoli cavi coassiali con schermatura esterna collegata a terra, si opera?

E anche shifing di aggancio per VCO condensatori di uscita e 10,245 MHz Fref per PLL vicino al MC3362.

 
Dopo aver letto il vostro attaccamento DOC ho queste osservazioni:
Il tuo anello della larghezza di banda è troppo grande rispetto alla fase PLL rivelatore
della frequenza di riferimento.L'anello della larghezza di banda deve essere almeno 10 volte inferiore a quello di riferimento di frequenza, preferibilmente 20 volte.Tuttavia, se l'anello inferiore della larghezza di banda, il tempo di soffrire, ma che non hai scelta.
Quando l'anello della larghezza di banda è nello stesso ordine di grandezza di riferimento, la frequenza, la natura del funzionamento del rilevatore di fase è come un sistema di campionamento e le approssimazioni analogico a un sistema lineare si rompe, così le formule che hai utilizzato per calcolare il ciclo filtro componenti non sono buone.
Proprio per il controllo, calcolare nuovamente il ciclo componenti per un anello della larghezza di banda di 1 kHz e verificare se si tratta di lavorare meglio.
Con il modo in cui i componenti di valori non deve essere molto preciso, solo prendere il valore standard più vicino.

 
Grazie per il vostro prezioso strabush suggerimenti.

Ho ricalcolato il filtro loop valori R e C utilizzando le seguenti specifiche.

Gamma di frequenza: 61,310 a 62,290 MHz
Spaziatura tra i canali: 20 kHz
Massima frequenza di cambiare nel corso di un passo (fstep): 800 kHz
Il tempo desiderato per il vettore al passaggio a una nuova frequenza (TS): 10msec
La frequenza del vettore, entro il tempo desiderato TS, dopo un passo (f bis): 1 kHz
Fattore di smorzamento: 0,707
VCO sensibilità (calcolato, non misurata) (Kvco): 1,126 MHz / V
Caricare Pompa Corrente (ICP): 3mA

Con queste specifiche e utilizzando le formule di cui Fujitsu loop filtro documento calcolo il valore di R e C esce da:

C24 = 114nF (valore utilizzato: 100nF)
R18 = 1.2K
C26 = 1.14uF (valore utilizzato: 1uF tantalio)
C27 = 114nF (valore utilizzato: 100nF)
R20 = 1.2K

Loop = Larghezza di banda 517 Hz

Ora la produzione di PLL (input VCO) è liscia ed il ricevitore è sintonizzato regolando L3 ma la messa a punto è altamente instabile.Ci sono due problemi:
in primo luogo con il movimento di distanza dal trasmettitore al ricevitore l'uscita diventa distorta e sembra che non sia VCO tuning.Il PPM è uscita bene mettendo il trasmettitore vicino al ricevitore.In secondo luogo cambiare i canali da rotante DIP, il risultato non cambia con lo stesso canale del trasmettitore (72.190MHz).È auspicabile che, con RX cambiare canale non dovrebbe essere in uscita fino a quando il TX è cambiato anche lo stesso canale.Ho verificato il PIC16F84 uscita (dati, orologio, LE e LD) e il suo lavoro perfettamente cambiando DIP posizione,
in quanto è in forma plugable modulo.

Potrebbe essere possibile che VCO sensibilità non è regolata correttamente o modificare i valori di C14 (68pF) può migliorare la messa a punto?L3 è 150nH induttanza.Eventuali suggerimenti ...

 
In primo luogo verificare il VCO: staccare la linea a 22 pin di IC1, collegare un trimmer di qualche kOhm da
5 V a terra con whiper centro al pin 22 della IC1 e controllare la frequenza del VCO con un contatore di frequenza.Effettuare una debole accoppiamento del contatore per il VCO (alcuni giri di filo collegato al contatore e tenuto vicino a L3) per assicurarsi che il contatore non cambia molto il VCO gamma.
Dopo essersi accertati che il VCO ha il diritto di frequenza (a varie tensioni di comando VCO) ricollegare il PLL anello filtro al pin 22 della IC1 e verificare nuovamente la frequenza VCO.Essa dovrebbe essere bloccato alla voluto PLL frequecy, e dovrebbe essere stabile anche quando si mette il dito vicino al circuito di risonanza del VCO.Assicurarsi che il circuito di risonanza del VCO (L3, C14) sono molto simili a IC1 con collegamenti a breve, e che è protetta L3 (non necessaria, ma fortemente consigliato).Verificare con il contatore di frequenza, se la frequenza del PLL è quello giusto quando si cambia canale con il rotanti.

 
Sono stanco e va a sostituire il PLL con MC145170-2 e andando a ridisegnare il PCB.

Eventuali suggerimenti per la progettazione del layout di PCB.

 
forse ho lo stesso problema.
aggiungere i due bypass berretto a Vt del VCO.10uf e 100nF
PLL funziona bene.
ma non so perché?
qualcuno me lo può dire?
grazie

 
forse ho lo stesso problema.
aggiungere i due bypass berretto a Vt del VCO.10uf e 100nF
PLL funziona bene.
ma non so perché?
qualcuno me lo può dire?
grazie

 
10.245MHz dal tamponato uscita da MC3362 faranno riferimento oscillatore ingresso del MC145170 PLL.Ora questo PLL ha tamponato uno REF_out uscita di frequenza o di riferimento esterno fornito fonte di riferimento di guidare qualcosa di diverso e possono essere programmati in modo da avere una divisione.

Ora la mia domanda è questa che è una bella idea di guidare l'orologio PIC16F84 ingresso di uscita da questo o devo usare un oscillatore RC per il PIC?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top