percorso false

[kameswari]

Salve,

pls qualcuno può spiegare in dettaglio sui percorsi falso?

saluti,
Kams

 

[gerryhsu]

In Static Timing Analyzer.l'analizzatore determina ritardo, si considera solo i sentieri che effettivamente incidere sulla produzione.Se un percorso non viene mai attivato, o sensibilizzate, non può forse contribuire a ritardare.Questo percorso è chiamato percorso false.

 

[efundas]

Che dire i percorsi async (ad esempio, il percorso da un dominio a un altro dominio clk clk async).Non li consideriamo anche come percorsi di falso in sintesi.

 

[hayang]

In Synopsys compilatore Design, un percorso di falso è un percorso per il quale si ignorerà vincoli temporali.Ad esempio, quando attraversano diversi domini di clock asincrona.In questa situazione, sarà necessario disabilitare i tempi basato sintesi su questa strada.

 

[Roli]

Un altro esempio di un 'percorso false' sarebbe un percorso multiple fase di clock, in cui solo il progettista "sa" si tratta di un percorso più Clock, ma Synopsys DC-Compiler / Militello non.In questi casi, in cui un rilievo del Tempo vincolo può essere aggiunto, la conoscenza prima di Design può essere utilizzato per aggiungere una falsa strada.

 

[tom123]

Il percorso è falsa quelli percorso che il loro calendario è don't care,

per esempio, un segnale che passa attraverso il confine asincrona.con i migliori salutikameswari ha scritto:

Salve,pls qualcuno può spiegare in dettaglio sui percorsi falso?saluti,

Kams

 

[nittinsharma80]

Salve,
Passare attraverso l'allegato.spiega il percorso di falso in dettaglio.
saluti,
- Nitn S.
Ci dispiace, ma è necessario il login per visitare questo allegato