Perché PMOS di pull-up e NMOS per tirare giù?

[electronics_sky]

Ciao a tutti,

Sono ancora confuso perché abbiamo sempre imparare in Uni quella fonte di necessità NMOS per legare a GND e fonte di PMOS necessità di legare a VDD.

Posso solo immaginare che, se salsa di NMOS è cravatta a VDD causerà Vout = VDD-V, e se contrastly salsa di PMOS è cravatta a VDD causerà Vout = V.Ma perché ciò accada?

Si prega di aggiungere ulteriori informazioni quando necessario.Grazie!

 

[hr_rezaee]

Salve
fonte di NMOS non è possibile connettersi a VDD perché
Dopo la connessione il suo nome è la fuga.
flusso di corrente da VDD al nodo e non contro il flusso di corrente NMOS.
Mi auguro che possa essere utile.
saluti
Last edited by hr_rezaee il 24 gennaio 2007 12:26, modificato 1 volta in totale

 

[Subramanyam]

Non bisogna confondere, posso dare la risposta esatta,

U come detto, quando NMOS e PMOS sono scambiati in base invertitore CMOS, lo swing di uscita sarà da VDD-V a V.
take nmos pass transistor , u give 1 terminal to vdd and the gate terminal (vgs) to vdd.

ragione:
prendere NMOS pass transistor, u dare 1 terminale a VDD e il terminale di gate (VGS) a VDD.ora u can't get VDD presso gli altri (sourse) terminale di NMOS, questo è bcoz quando il sourse paga a VDD-V allora il VGS effettiva = (Vdd-(Vdd-VT)) => VGS = VT.ora u non può Furthur addebitare il costo della sourse come va in il taglio se la tensione è inferiore a vt per il transistor NMOS.così transistor NMOS è spento (cutoff) e l'uscita è VDD-VT.

applicare lo stesso per PMOS, ora analizzare il cancello invertitore CMOS, u troverà la risposta.
Last edited by Subramanyam il 25 Gennaio, 2007 5:20, modificato 1 volta in totale

 

[ree]

Cercherò di spiegarlo
quando l'ingresso al NMOS è bassa (0) questo significa Vgs meno di V così NMOS è spento
Per Il PMOS quando l'input = 0 in modo VSG> | VTp | (che è negativo) in modo che il transistor è acceso e O / P = VDD così PMOS chiamato pull-up

per i / p è elevato LL il contrario 'succedere

 

[shivakumar043]

Salve,

PMOS trasferimento buon valore di 1 e NMOS trasferimento buon valore 0
(significa che potete ottenere ferroviario a quello su rotaia swing)

 

[MATHI]

Dite la vostra Vdd collegato al drenaggio del NMOS e l'uscita è preso alla fonte.Quando si applicano Vdd al terminale di ingresso e, se la tensione gate-source Vgs> V, allora avete un canale rovesciato e VDS> 0 provoca un flusso di corrente alla fonte di carica su e tira la tensione della sorgente up.La tensione della sorgente non può andare sopra Vdd-V, perché quando la tensione raggiunge questo limite non esiste un canale per la corrente di fluire dalla fuga alla fonte, e quindi la tensione della sorgente non può aumentare.

Qualcuno mi corregga se questo non è giusto.

 

[hr_rezaee]

MATHI ha scritto:

Dite la vostra Vdd collegato al drenaggio del NMOS e l'uscita è preso alla fonte.
Quando si applicano Vdd al terminale di ingresso e, se la tensione gate-source Vgs> V, allora avete un canale rovesciato e VDS> 0 provoca un flusso di corrente alla fonte di carica su e tira la tensione della sorgente up.
La tensione della sorgente non può andare sopra Vdd-V, perché quando la tensione raggiunge questo limite non esiste un canale per la corrente di fluire dalla fuga alla fonte, e quindi la tensione della sorgente non può aumentare.Qualcuno mi corregga se questo non è giusto.

 

[satyakumar]

Ciao a tutti,
Cercherò di rispondere, se non corect sentitevi liberi di Coment.
NMOS in source e drain è drogato con N-tipo di materiale e substrato è di tipo p, la deviazione sarebbe fuga a VDD, fonte di GND e cancello Vin.Il substrato è conected a GND, per rendere il comportamento della NMOS Vin> vt.Vt, ma dipende da bias del corpo, la mobilità e il doping di concentrazione nonché la lunghezza del canale.
Se il corpo è conected a GND poi il diferenc potenziale b / w fonte e il corpo è zero, quindi con Vin applicata la regione canale rovesciato, senza ottenere effetto del corpo (poiché non vi è alcuna vbs).Come la tensione del corpo aumenta vi è aumento di VBS e quindi Vin esigenze sforzo supplementare per superare il VBS e per rendere il invertire canale sourceing elettroni dai sorgenti.la spiegazione stesso vale per PMOS fori wrt.

 

[electronics_sky]

Vi ringrazio per le risposte.

Avevo avuto l'idea che dietro.

Cheers !....

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[cheelgo]

Cerco anche di imparare.
Molte grazie,
cheelgo