per RTL e Comportamentale

[ankit12345]

Ho bisogno di linee guida per RTL e comportamentali ............
In Verilog

Quali Verilog costrutti non sono consentite in RTL??
Perché??

Posso usare il " " per l'aggiunta di RTL ???????

 

[arp]

Vedere tutti i libri relativi alla Verilog, che citare alcuni di programmazione Verilog comportamentali come la forcella e di partecipare, che non sono utilizzati in RTL.

Sì, è possibile utilizzare in RTL
Per la conversione a livello di porta, gli strumenti convertitore userà la logica migliore per il codice ur
per esempio se u desidera aggiungere un po 'per il numero due bit gli strumenti utilizza la semplice tolleranza.

 

[Subramanyam]

passare attraverso il sito,

http://www.inno-logic.com/education-verilog-synthesis-dft.htmSubbu.

 

[rakesh_aadhimoolam]

salve
Ci dispiace, ma è necessario il login per visitare questo allegato

 

[elec_student]

Salve,

Buone linee guida di codifica
Ci dispiace, ma è necessario il login per visitare questo allegato

 

[aji_vlsi]

ankit12345 ha scritto:

Ho bisogno di linee guida per RTL e comportamentali ............

In VerilogQuali Verilog costrutti non sono consentite in RTL??

Perché??Posso usare il " " per l'aggiunta di RTL ???????

 

[shiv_emf]

linting strumento fornito da cadenza ..
"Hal" è il comando per il controllo del codice synthesiable ...
dà vari errori su vari aspetti ..bello strumento per la scrittura di codice synthesiable ..

 

[matthew_wang]

RTL e il codice comportamentale sia dal punto di vista diverso design.Quest'ultimo si concentra sul modulo, non riguarda i dettagli interni.

 

[amitgvlsijune06]

RTL livello:
1.Sostanzialmente sintetizzabile
2.Basata sul trasferimento di progettazione registro livello di utile in pipelining e il parallelismo di architettura.
3.in termini semplici, utilizza solo la sintetizzabile costrutti di Verilog / VHDL

Comportamento a livello di:
1.Possono essere sia sintetizzabile / nonsynthesizable
2.Non necessariamente un registro in base dell'operazione
3.utilizzato soprattutto per banchi di prova specificamente testbench autocontrollo, a scopo di simulazione.

 

[darylz]

http://www.cs.ualberta.ca/ ~ amaral/courses/329/labs/VHDL_Guideline.html
http://www.eda.org/rassp/vhdl/guidelines/guidelines.html
http://doi.ieeecomputersociety.org/10.1109/DAC.1996.149

 

[bigrice911]

nLint è uno strumento, non male per te.