pensa il motivo per cui la misurazione polarizzazione attuale calo del 30%

L

lijulia

Guest
il confronto con il risultato di simulazione?

Tutti i blocchi) LNA, mixer, IFVGA, div2) hanno lo stesso problema.
Spuntato il dc pregiudizi per ogni dispositivo, sembra OK, il layout per l'attuale dispositivo specchio guarda bene!

Ritenete che sia possibile, il valore della resistenza che ha fissato l'PTAT attuale nel circuito bias_gen cambiare molto a causa del processo di variazione?o per qualsiasi altra ragione?vi è comunque a dubug essa?
thx

 
che archtecture di parzialità circuito viene utilizzato?
costante-gm o bandgap?

 
il valore di resistenza di variazione è pari al 25% o giù di lì.
poi il 30% attuale calo è ragionevole.

 
È necessario utilizzare resister con coefficiente di temperatura minore.Se si è in grado di misurare il valore di uno qualsiasi di resistenza su chip (dello stesso tipo di quello che hai usato nel pregiudizi blocco), si può capire il problema.

 
grazie per tutte le risposte!le resistenze utilizzate nella bias_gen è molto piccola variazione di temperatura, ma grande processo di variazione, per cui è causa del processo di variazione?BTW, perché questa resistenza deve essere minore a carico della temperatura?

 
L'unica volta che ho sentito parlare di una tale deviazione è dovuta al WPE (ben effetto di prossimità).

Fondamentalmente, il transistor vicino l'orlo del pozzo hanno una diversa V rispetto a quelli lontani dal bordo.

 
abbiamo appena misura una tensione bandgap utilizzando questo tipo di circuito serie con un resistore di resistenza exteral, e calcolare tale resistenza onchip valore,
mettendo a confronto con il valore di progetto, è chaged solo il 5%.Quindi, sembra questa resistenza non è il motivo principale per cui l'attuale deviazione, giusto?

Tutto il resto è possibile fare il debug di questo problema?

Chi WPE (ben effetto di prossimità), è solo per il profondo pozzo dispositivo?thx

 

Welcome to EDABoard.com

Sponsor

Back
Top