Parliamo di Verilog-A per esempio opamp

[rambus_ddr]

Mi mostra un esempio operazionali, ma ho qualche domanda sul loro significato.
ciò che Vout sono l'output di questo opamp.diamo noi discutere dei loro significati.

Il seguente è la parte principale di un codice Verilog-

1 @ (initial_step o initial_step ("DC")) cominciare
2 cl = iin_max / (slew_rate);
3 gm_nom = 2 * 'pi * * freq_unitygain cl;
4 r1 = guadagno / gm_nom;
5 vmax_in = iin_max / gm_nom;
6 Fine
7 vin_val = V (vin_p, vin_n) vin_offset;
8 / / fase di Gm con rotazione
9 I (VREF, tribunale) < V (VREF, tribunale) / 100e6;
10 se (vmax_in> vin_val)
11 I (VREF, tribunale) <iin_max ;
12 else if (vin_val <-vmax_in)
13 I (VREF, tribunale) < -iin_max;
14 altro
15 I (VREF, tribunale) < * gm_nom vin_val;
16 / / polo dominante
17 I (tribunale, VREF) < DDT (v * cl (tribunale, VREF));
18 I (tribunale, VREF) < v (tribunale, VREF) / R1;
19 / / stadio di uscita
20 I (VREF, Vout) < V (tribunale, VREF) / rotta;
21 I (Vout, VREF) < V (Vout, VREF) / rotta;
22 / / uscita soft limitando
23 Se (V (Ua)> vsupply-vsoft))
24 I (tribunale, VREF) <* gm_nom (V (Vout, vspply_p) vsoft);
25 else if (V (Vout) <vsoft))
26 I (tribunale, VREF) < * gm_nom vsoft;
27 della fine

 

[analog_adam]

rambus_ddr hi;

Mi chiedo molte cose su questo codice.

Prima di tutto, non ho potuto individuare tutti i nodi e gli elementi in modo corretto.Avete qualche idea circa lo schema completo?

Oltre a ciò, non riuscivo a capire lo scopo della tensione Vref?Avete qualche idea?Aggiunto dopo 2 minuti:Ho trovato anche questo Verilog un modello di amplificatori operazionali.

http://www.eda.org/verilog-ams/models/opamp.va

Avete qualche idea circa la parte seguente del codice;

/ / Output limitazione di corrente
caso (1)
Iout> iout_max: Ia = iout_max;
<Iout-iout_max: Ia =-iout_max;
endcase

Avete capito la sintassi qui?

 

[pfd001]

V (Vout, VREF) </ rotta I (Vout, VREF)

 

[analog_adam]

pfd001 ha scritto:

V (Vout, VREF) </ rotta I (Vout, VREF)