Orologio per Timing Pad?

S

sivarajm

Guest
Hi ...
Devo progettare un codice di uno (VHDL), di operare in 200MHz.Sono tornato il codice.Il mio obiettivo è lo strumento Vertex 5.Pur tenuto conto delle limitazioni in ISE, io sono di fronte al problema.
3 opzioni sono der per clk:
Periodo:
pad per il programma di installazione:
clk al pad:
Per tutte le tre opzioni ho dato 5ns.Dopo il luogo e il percorso, ho ottenuto
"1 Vincolo Failed" come avvertimento.Ho allegato il messaggio che sto ottenendo.

Can u tell me why it sta accadendo e come ovviare a questo problema?

 
Imo hai per capire quali sono questi valori.

Voglio dire:
Periodo è 5ns perché la vostra clk corre a 200Mhz e questo è ok
Pad per il programma di installazione e CLK per pad sono i tempi che hai a definire in modo da avere e tenere il tempo di installazione che sono ok con il tuo speification esterno se pad è il pin out del chip FPGA, mentre se è interno, mi auguro che si possono assegnare il default che va bene per la tua famiglia (non mi piace xilinxs molto).

Ha detto che il problema potrebbe essere per esempio un routing cattivo guidato da un pin enorme fanout (e se questo è il caso, è possibile duplicare il segnale di partenza) o di instradamento male perché hai un sacco di logica combinatoria tra la sorgente e lavello (e in che caso si dovrebbe valutare se è possibile pipeline il segnale), o anche il segnale è generato da un clock diverso da quello della CLK del lavandino ..

Benvenuti nella FPGA / timings Asic

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />
 
Hai provato a forzare l'ingresso o l'uscita di un FF FF PAD.

più VHDL / Verilog / trasformatori e cpu a
http://bknpk.no-ip.biz/

 
In realtà ho caricato un'immagine, ma penso che non ha ancora caricato correttamente ... k ogni modo ...

"1 Vincolo Failed" come avvertimento.Qui la cosa che mi sto

Met: No
Vincolo: Offset = out 5ns Dopo clk Comp
Check: Max Delay
WorstCase Slack:-3.536ns
Migliore soluzione: 8.536ns (Nota: Il superamento 5ns)
Errori Tempo: 20
Valutazione Timing: 68.025

Quanto sopra è solo per compensare fuori, per la restante 2 è k.

Can u tell me why it sta accadendo e come ovviare a questo problema?
-------------------------------------------------- --------------------------------------------
hi pini_1, ho dato vincolo di tipo "globale"

 
Hey u può vedere che ci sia poco negativo.Quindi non vi è violazione di setup.U necessità di evitare che.riprovare dando valori diversi fino ad u ottenere un 0 o molle positivo.

 

Welcome to EDABoard.com

Sponsor

Back
Top