N
neo321
Guest
Salve,
In Synopsys ho trovato che clock gating può essere fatto utilizzando varietà di porte ...in base alla loro potenza di compilazione manuale, l'orologio fermo gate stile libero attuata solo con O cancello viene utilizzato per un bordo e logica Attiva come Active Minime ...ma se ho messo uno INV prima il cancello should'nt o anche per lavoro Attiva come attivo alto?
Ma quando ho cercato in Design Compiler è dimostrato un errore che questo (INV O) combo è negativo solo per il bordo logica ....
Questo è molto confuso ...pls qualcuno può far luce su questa ...
Grazie in anticipo.
In Synopsys ho trovato che clock gating può essere fatto utilizzando varietà di porte ...in base alla loro potenza di compilazione manuale, l'orologio fermo gate stile libero attuata solo con O cancello viene utilizzato per un bordo e logica Attiva come Active Minime ...ma se ho messo uno INV prima il cancello should'nt o anche per lavoro Attiva come attivo alto?
Ma quando ho cercato in Design Compiler è dimostrato un errore che questo (INV O) combo è negativo solo per il bordo logica ....
Questo è molto confuso ...pls qualcuno può far luce su questa ...
Grazie in anticipo.