opamp ac simulazione

[qqic]

I progettare un opamp, quando ho il doppio della larghezza e lunghezza di ingresso differenziale coppia, il margine di fase passa da 60 gradi a 40 gradi,
qualcuno può dirmi il motivo?
grazie

 

[nxing]

ingresso polo

 

[DZC]

Farebbe meglio a specificare la configurazione del vostro OPamp.
Dire, la configurazione cascode ripiegato, la CGD del transistor d'ingresso sarà inferiore al 2 ° palo, quindi il PM.

 

[zhangsai04]

ciò che
è il tuo tipo di opamp?

 

[microbasly]

fareste meglio a prendere in considerazione altri transistor, si può effettuare il carattere di altri MOS

 

[qqic]

l'opamp è piegato cascode, in prima penso che sia la coppia di ingresso CGD che degradano fase margine, ma è la CGD e 20F gm = 0.5u, questa è di circa zero 4G e l'unità di larghezza di banda di guadagno opamp è 200M,
in modo che la CGD influenza è piccolo.
ma accanto a questo motivo non riesco a trovare altra ragione,
forse perdite?il mio processo è 90nm!

thabk you very much!Aggiunto dopo 1 minuto:spiacente!il gm è 0.5m

 

[bobchentan]

cap cambiare, e cambiare polo

 

[zhangsai04]

il polo dominante è in uscita, ya, ingresso CGD small.make è l'influenza che il dc bias rende ogni mosfet lavoro a saturare region.and ottenere l'unità di frequenza è 200M, non avete bisogno di così grande larghezza di banda?

 

[wjxcom]

Hi qqic:
Penso che si aumenta il w e l ingresso del transistor, quindi l'ingresso capacità aumenterà, così il secondo polo ossia gm / c si riduce,
in modo che il margine di fase di diventare peggio!

considerazione!

 

[qqic]

Ciao a tutti,
Io so il motivo,
al momento di ingresso coppia W * L aumento, i cd aumentare rapidamente!dal punto di funzionamento DC: cds = 72f
cdg =- 72.5f
CGD =- 10.7f
CGS =- 120f

Ho 2 domande:
1> il motivo per cui la CdG è meno in DC simulazione di spettro?
2> CGD perché non è la stessa di cdg, e cdg è molto alto?
3> cds perché è molto alto?a mio parere cds dovrebbe essere molto piccolo?

grazie mille!