S
shakeel_qureshi
Guest
process.
Di recente abbiamo fatto un po 'i disegni con CMOS 0.35um VIS (Vanguard-TSMC)
processo.
with 10-100x variations from the design values.
Le resistenze poli-2 è uscito molto non lineare,
con variazioni-100x 10 dal valori di progetto.
for this wafer run.
Abbiamo usato ICartis
per questa esecuzione wafer.
Siamo sospettare che abbiamo fatto un cambiamento nella poli-2 resistenze da 50ohm/sq a 2kohm/sq nel kit design come intructed da ICartis.Non è sicuro, se questo potrebbe essere il problema o semplicemente la corsa era cattivo.Anche se, VIS (avanguardia) ha fatto testare le loro resistenze di prova che è venuto proprio bene.
Qualcuno ha visto qualcosa di simile prima.
Grazie,
Shakeel
Di recente abbiamo fatto un po 'i disegni con CMOS 0.35um VIS (Vanguard-TSMC)
processo.
with 10-100x variations from the design values.
Le resistenze poli-2 è uscito molto non lineare,
con variazioni-100x 10 dal valori di progetto.
for this wafer run.
Abbiamo usato ICartis
per questa esecuzione wafer.
Siamo sospettare che abbiamo fatto un cambiamento nella poli-2 resistenze da 50ohm/sq a 2kohm/sq nel kit design come intructed da ICartis.Non è sicuro, se questo potrebbe essere il problema o semplicemente la corsa era cattivo.Anche se, VIS (avanguardia) ha fatto testare le loro resistenze di prova che è venuto proprio bene.
Qualcuno ha visto qualcosa di simile prima.
Grazie,
Shakeel