Negative HOLD o timingcheck SETUP in file SDF

[sisari]

Sono novizio nel design ASIC e desideri chiedere che cosa fa un setup negativi
o tenere timecheck in un file SDF generato DC mezzi.Ho bisogno di aiuto
nella comprensione della SDF per i componenti sequenziale.

 

[mami_hacky]

Non so una cosa di un tempo di setup negativo, ma il tempo attesa negativa può essere del tutto naturale.Supponiamo che si sta progettando un circuito utilizzando SSTL2 I / O standard di segnalazione.Semplicemente vi accorgerete che il tempo di attesa per I / O circuiti è negativo.Qual è il motivo?E che cosa significa?un momento negativo tenere, significa che è possibile modificare i dati sul tappetino d'ingresso del vostro ASIC / FPGA prima di I / O Register (neg o pos) clock.Credo che una semplice immagine che descrive bene.
Tempo di hold negativo è il risultato di I / O progettazione dei circuiti, hanno uno sguardo al DDR SDRAM schede per saperne di più su di esso.

Qualsiasi cosa sbagliata nel testo di cui sopra?

 

[albertyin]

In generale, il setup / hold tempo è positivo.Ma, per aiutare il progetto, spesso di progettazione tempo di hold negativo per flip / flop, la memoria e così via, allora progettista ha solo la violazione di fissare tempi di configurazione.
Nella tua SDF, non ci sono tempi ofter negatve.
Let me è un esempio, quando il segnale di ingresso di un buffer di transizione è grande, il segnale di uscita del buffer è molto più piccolo di transizione.Come DC sta utilizzando 1 / 2 vdd come punto di commutazione, ma non in realtà, che vuole in qualche modo che il segnale di uscita è prima del segnale di ingresso, quindi tempi negativa che sembra.

 

[AlexWan]

albertyin ha scritto:

Let me è un esempio, quando il segnale di ingresso di un buffer di transizione è grande, il segnale di uscita del buffer è molto più piccolo di transizione.
Come DC sta utilizzando 1 / 2 vdd come punto di commutazione, ma non in realtà, che vuole in qualche modo che il segnale di uscita è prima del segnale di ingresso, quindi tempi negativa che sembra.

 

[gerade]

tempo di attesa negativa,
è semplicemente che il tempo di transizione del siganl sarà cattura è così breve, cambia poco prima di riporlo nel registro.

letto il libro da Rabaey

 

[Monkey]

Ora il programma di installazione negativi possono essere risolti da rallentare il vostro orologio o applicare vincoli ciclo tightter durante la sintesi.
Tempo di hold Negtive può essere sovled da personale adeguatamente organizzare il vostro orologio.Ad esempio, la progettazione di un orologio a bassa inclinazione o tracce di clock rotta opposta al senso di propagazione del segnale.