Mult-orologi guidato un registro

[cnspy]

Cari tutti:

Nel mio disegno, ha alcuni orologi derivati e utilizza un MUX di selezionare uno come l'orologio registri.Ma quando ho sintetizzare nel compilatore RTL.Ho ottenuto questi messaggi

I seguenti pin orologio sequenziale hanno clock più
forme d'onda di guida loro.Timing Analysis utilizzerà tutti
delle forme d'onda per determinare il più pessimista
timing vincoli.Propagated_clocks L'attributo pin ''
può essere utilizzato per analizzare gli orologi che vengono utilizzati a
ciascun pin di clock.
u_ebif / addr_cnt_reg [0] / CP (df4qpdv/CP)
u_ebif / addr_cnt_reg [1] / CP (df2qpdv/CP)

cosa devo fare in questo caso?
Come trattare con essa, quando facendo syntheisze?

grazie in anticipo.

 

[JesseKing]

forse è possibile la sintesi delle due clks da uno

 

[cnspy]

Grazie per la tua risposta.Ma io ancora non so come trattare con essa.

Nel mio script, ho impostato il valore del segnale di selezionare il MUX di selezionare una sorgente di clock ai registri.

 

[claint]

Set_case_analysis uso può risolvere il problema sia in DC o PT.Buona fortuna!
Claint

 

[spauls]

mettere il cancello di analisi di un caso reale (dopo aver visto netlist),
può essere quello che dovete fare check_timing per la verifica.

 

[haosg]

set multiple-clock-per-reg (è possibile utilizzare printvar per ottenere il nome della variabile) vero,
la DC e punto sarebbe automaticamente prendersi cura esso.

o set_case_analysis di fare sintesi intima caso pessimista, ma non sta con le due modalità.