moltiplicatori di frequenza

[djalli]

Voglio moltiplicare la frequenza di un segnale.Se il segnale mi viene a generare gamma 0.5Hz a 5Hz come vorrei moltiplicare 10, 100 volte questa frequenza.Immaginate il segnale mi sta amplificando facilmente in ampiezza con OP IC-97, che utilizza molto poco attuale risultante di un basso consumo di potenza che è la mia più grande preoccupazione.

ringraziare tutti voi.

 

[flatulent]

Se hai il controllo della generazione del segnale, a generare il maggior valore (100x) e dividere con logica CMOS.Di solito è auspicabile che la finale è la divisione per 2 per ottenere un onda quadra.

 

[djalli]

flatulent ha scritto:

Se hai il controllo della generazione del segnale, a generare il maggior valore (100x) e dividere con logica CMOS.
Di solito è auspicabile che la finale è la divisione per 2 per ottenere un onda quadra.

 

[flatulent]

Questo è un problema reale.La parte peggiore è il 10-1 gamma di base del vostro segnale.

Se avete qualche potere di bruciare, utilizzare un PLL con un divisore di 10 o 100 in uscita tra il VCO e la frequenza fase rivelatore.Si dovrà utilizzare un filtro molto stretto loop ben al di sotto 0,01 Hz che renderà il loop di risposta molto lenta.

Un altro metodo è quello di usare una qualche forma di DSP per misurare la frequenza e generare un multiiple di esso.

 

[djalli]

flatulent ha scritto:

Questo è un problema reale.
La parte peggiore è il 10-1 gamma di base del vostro segnale.Se avete qualche potere di bruciare, utilizzare un PLL con un divisore di 10 o 100 in uscita tra il VCO e la frequenza fase rivelatore.
Si dovrà utilizzare un filtro molto stretto loop ben al di sotto 0,01 Hz che renderà il loop di risposta molto lenta.Un altro metodo è quello di usare una qualche forma di DSP per misurare la frequenza e generare un multiiple di esso.

 

[artem]

Se si riesce a individuare correttamente crcosing zero per 0,5 - 5 Hz
è possibile utilizzare per calcolare il numero di contatore di impulsi a 100 Hz e utilizzare questo valore di carico in un altro contatore
(contatore con parallele carico).Questa variabile definisce divisore fattore basato sulla bassa frequenza del segnale
frequenza.Utilizzare ad alta frequenza in ingresso a contare secondo contatore.
Se freq per contrastare primo è di 100 Hz e frequenza per la seconda questione è di 1 MHz,
la divisione sarà fattore 10000.Ma ci potrebbero essere problemi con il rumore di fase del segnale moltiplicato

 

[JLM]

se vi è già uno nel tuo sistema, perchè non usarlo come una sorta di dsp?

 

[djalli]

JLM ha scritto:

se vi è già uno nel tuo sistema, perchè non usarlo come una sorta di dsp?

 

[amitbhaiji]

Credo che la frequenza PLL con divisore nel percorso e con un feedback molto bassa larghezza di banda e loop Hogg tipo di rilevatore di fase (Orologio tipo di recupero dati) sarà più valida opzione.
Altri opzione sarà di utilizzare Ritardo blocco loop (DLL), e poi usare la fase interpolatore per l'uscita multyply orologio, ma in questo caso ci saranno due questioni
1) Ingresso orologio jitter dovrebbe essere molto basso.
2) e la progettazione della fase interpolatore sarà un fattore molto parte.
Adesso dipende da voi per fare il compromesso tra il consumo di energia e di uscita di clock jitter.

Salute
Amit Bhaiji

 

[yaxazaa]

se hai bisogno di grandi mutily quindi, PLL è l'unico modo.se avete bisogno di doppio, il mixer è anche un modo.

 

[L'allievo]

Si potrebbe probabilmente usare una sorgente di clock eg.555 a 500 Hz per generare x 100 e un contatore di generare 50 Hz per l'x 10, quindi utilizzare il singnal (0,5 Hz ~ 5 Hz impulso) per il controllo di uno switch analogici per il controllo della sia per la produzione o x 10 x 100.Questo è probabilmente il modo più semplice per farlo, se tutti si desidera fissare un fattore di moltiplicazione, invece di spazzare.