misurazione Hi-Z a livello di circuito

[bwktim]

Quando il PMOS e NMOS nella inverter sono spenti, il percorso da VDD a terra esiste con le resistenze, quindi l'uscita di esso si trova nello stato di "High-Z" (ad alta impedenza)

So che sia resistenze nel PMOS e NMOS esistono nel percorso di uscita.Per il caso di Hi-Z alla porta di uscita, qual è l'intervallo di tensione di alta impedenza di uscita?Mostrami il semplice esempio per la misurazione della tensione di uscita Hi-Z?

 

[GoldenEagle]

Salve,
Che cosa stai cercando?Are you lookin per un approccio per misurare la TPZ (L / H) e TP (L / H) Z?

 

[bwktim]

Sto cercando un metodo per misurare Hi-Z (alta impedenza) di uscita.Come sapete, il livello di tensione per l'Hi-Z è a tempo indeterminato e non uno specifico, a seconda dei circuiti collegati con la produzione di Hi-Z.E 'meglio per farmi un semplice esempio con la cella logica, vista l'uscita di alta impedenza.

 

[FVM]

Quote:

E 'meglio per farmi un semplice esempio con la cella logica, vista l'uscita di alta impedenza.