L
Lillese
Guest
Ciao a tutti,
Sto cercando di ottenere il percorso più grave ritardo nel mio disegno di scansione tra 2 cellule (poi mi piacerebbe provarlo su un ATE)
Ho usato il comando:
report_timing-true-da [all_registers-output_pins] a [all_registers-data_pins]
ma il percorso ha trovato è falso!(Ho controllato con relazione-giustificare)
Ho dimenticato qualcosa o non vi è alcun vero cammino nella progettazione?
PS: Ho anche provato impostando la true_delay_prove_false_backtrack_timing variabile a -1 (illimitato)Grazie
Sto cercando di ottenere il percorso più grave ritardo nel mio disegno di scansione tra 2 cellule (poi mi piacerebbe provarlo su un ATE)
Ho usato il comando:
report_timing-true-da [all_registers-output_pins] a [all_registers-data_pins]
ma il percorso ha trovato è falso!(Ho controllato con relazione-giustificare)
Ho dimenticato qualcosa o non vi è alcun vero cammino nella progettazione?
PS: Ho anche provato impostando la true_delay_prove_false_backtrack_timing variabile a -1 (illimitato)Grazie