Migliorare duty cycle

H

hebu

Guest
Ho un oscillatore esecuzione a 1MHz, qualsiasi metodo per migliorare il ciclo di lavoro
al 50%?

 
per impostare il VLT di oscillatore a Vdd / 2, e impostare la carica e scarica di corrente l'anello / cancello lo stesso_Oppure si può usare un buffer di modulare il dazio.

 
È possibile fare un oscillatore con 2Mhz,
Questo divario segnale da 2 con il divisore digitale (1 / 2). (Con Flip-flop)
Questo si può ottenere il segnale ciclo 1Mhz 50% del dazio.

 
tsanlee ha scritto:

È possibile fare un oscillatore con 2Mhz,

Questo divario segnale da 2 con il divisore digitale (1 / 2). (Con Flip-flop)

Questo si può ottenere il segnale ciclo 1Mhz 50% del dazio.
 
Ya, grazie ragazzi, so che possiamo ottenere duty cycle 50% da dividere per due.
Ma ora, 2MHz non è disponibile, quindi vorrei sapere ogni popolari
metodo per ottenere duty cycle 50%?

 
Calaulate l'orologio btw tempo "H" e "L" periodo dalla struttura RC, e il confronto con
ogni ciclo.adeguamento duty cycle di un passo (forse xxns) dipenderà dal risultato di cui sopra.continuare primo passo.

 
Generare un impulso di breve durata (impulso) per ogni salire e scendere bordo.Si è poi effettivamente raddoppiato la frequenza.Adesso è possibile dividere / 2 per ottenere il 50% duty cycle.E 'facile fare un rivelatore di bordo con RC e cancello inverter.Allora o gli impulsi da 2 porte per ottenere il risultato X2 per la F / F.

 
hebu ha scritto:

Ya, grazie ragazzi, so che possiamo ottenere duty cycle 50% da dividere per due.

Ma ora, 2MHz non è disponibile, quindi vorrei sapere ogni popolari

metodo per ottenere duty cycle 50%?
 
PLL non ha il controllo del ciclo di lavoro, ma darà u 2 * f orologio che è solo depent sul fronte di salita del clock in ingresso ur.
In questo modo, la u può fare un div per 2 per ottenere esattamente il 50% duty cycle.

 

Welcome to EDABoard.com

Sponsor

Back
Top