midelsim assegnazione Verilog e nonblock

[mic_huhu]

Ciao, tutte le

chi mi può aiutare?

I scrivere codice usando 1 per esempio ritardo
q <= # 1 d;

se esiste un modo per simuilate il design senza il ritardo con Modelsim (ad esempio un comando? o altri).
Non voglio modificare il mio codice.

 

[semiconductorman]

Una volta che il codice sul ritardo non è possibile rimuoverli senza modificare il codice.quello che ti suggerisco di fare è utilizzare un parametro per avere ritardi ..
ad es.
parametro delay = 1;
q <= ritardo # d;
poi se si desidera rimuovere il defparam uso di ritardo per sovrascrivere il parametro a zero, quindi non avrete alcun ritardo.