messaggio di avviso, mentre la simulazione

[Mkanimozhi]

Salve,
Quando i file nel simulare l'im Modelsim ottenere questo messaggio di avviso e non posso in grado di fornire il valore di ingresso di orologio, quando dare un contributo di valore, come si è clk ordinaria logica 0 valore perché, come risolvere questo problema, plz help me.Questo è l'avvertimento im ottenere# ** Attenzione: (vsim-WLF-5000) Entra vsim.wlf file attualmente in uso.
# File in uso da: iwizvp-06 Hostname: BCTVP-5 ProcessID: 3072
# Il tentativo di utilizzare supplente file "./wlftmy68yk".
# ** Attenzione: (vsim-WLF-5001) Impossibile aprire il file di log vsim.wlf.Utilizzando invece ./wlftmy68yk.Saluti
Kanimozhi.M

 

[venkatesankalidass]

hi Kani,
che utilizzano il simulatore ur e, se possibile, inviare il codice mi cercherà di risolvere

 

[Mkanimozhi]

Salve,
I 6,2 m utilizzando Modelsim, posso in grado di simulare il VHDL, ma i file non possono in grado di simulare qualsiasi file im ottenere verilog messaggio di avviso che ho menzionato nel mio precedente post.

Kanimozhi.M

 

[vlsi_whiz]

Salve,

Controllare se il simulatore è già aperto e funzionante ...In caso contrario, verificare la task manager se ci sono altri Vsim.exe o vish.exe processi e alla fine loro compito.Poi provare a simulare verilog i file ...

 

[karikalan_t79]

salve

appena esce il simulatore, e cancellare la vsim.wlf, file e riavviare