So datasheet dice che è fino a 200MHz, ma cosa significa?Fa dire tutto di progettazione possibile, in tutte le condizioni ambientali e di tutte le dimensioni clb array lavorerà a 200MHz?
No, significa che si dovrà progettare con estrema attenzione per ottenere 200MHz.Utilizzare percorsi brevi, pipelining, fanout bassa, a breve portare le catene, ecc, ma dovrebbe essere fattibile in tutte le dimensioni dei chip e delle condizioni ambientali.Il più veloce -6 chip velocità sarà di aiuto.
Credo che l'orologio in assoluto CLB max è di 263 MHz basato su TCH TCL, ma probabilmente non si può costruire la logica molto utile, che lavorerà a quella velocità.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
