MATLAB per VHDL

ragabs ha scritto:

Cari amicic'è qualche strumento per convertire automaticamente dal file MATLAB (file m) in file VHDL (VHD).Thanx for help
 
Almeno tre strumenti esistono per il momento attuale che possano collegare i modelli Matlab e l'attuazione HDL.Questi sono Xilinx System Generator (è stato descritto in precedenza), Altera DSP Builde (altera.com) e Simulink HDL Coder (incluso iin ultime versioni di Matlab).Tutta la loro sostegno m funzioni con capacità limitate.

 
strumento acceldsp uso forniti da Xilinx.U, che devono acquistare separatamente.

 
Salve

Controllare il file allegato

Salam
Hossam Alzomor
www (.) IG (.) org
Ci dispiace, ma è necessario il login per visitare questo allegato

 
Mai!
Dominio del linguaggio VHDL è in Digital Electronic, ma i file m MATLAB Heve utilizzo molto grande quasi in ogni campo della science.So Non è possibile convertire m sotto forma di file di VHDL.Toolbax to simulation VHDL code form MATLAB.

Simulink, ma ha le risorse per generare il codice VHDL per qualche aggiunta application.In è possibile utilizzare Link per ModelsimŽ
Toolbax alla simulazione forma di codice VHDL MATLAB.
anche MATLAB e Simulink disporre di strutture per la progettazione di FPGA.

 
La sua possibilità di convertire il codice MATLAB per Verilog e VHDL.
In realtà è possibile progettare sistemi direttamente da Matlab.Per questo è necessario utilizzare strumenti come System Generator per DSP o AccelDSP da Xilinx.Generatore di sistema funziona con Simulink.
Sua anche possibile utilizzare i disegni HDL con MatLab.Thats troppo è fatto tramite System Generator & Simulink.
Xilinx è in realtà di questi strumenti per le implementazioni di DSP.

Prova questo link

http://www.xilinx.com/products/design_resources/design_tool/index.htmhttp://www.xilinx.com/ise/optional_prod/system_generator.htmhttp://www.xilinx.com/ise/dsp_design_prod/acceldsp/index.htm
 
ragabs,

Ho provato personalmente in esecuzione un progetto in VHDL con v5.x ModalSim, e prova il mio disegno su MATLAB su (1) un progetto di elaborazione delle immagini e (2) un progetto di elaborazione audio in passato.

Io non credo che ci sia ancora uno strumento di conversione da MATLAB per VHDL che è prontamente disponibile nel mercato.Ma penso che ci potrebbero essere alcuni strumenti in-house in alcune società che fa questo.

Ho sentito parlare di un modo di vecchi amici nel settore ASIC.Quello che hanno fatto è stato effettivamente modificando le dichiarazioni lang C nel vostro. C file e la loro applicazione nella dichiarazione nel processo. Vhd a mantenere la natura sequenziale, a meno che non si desidera alcune dichiarazioni concorrenti che in realtà non accade in C.Supplementari punto di vista
============

Io sto vedendo giudizio falso contro il VHDL.Questo non è molto etico di fare, in particolare nelle pratiche di ingegneria.

In primo luogo, Verilog e VHDL funziona con alcuni livelli di astrazione in comune, anche se gli obiettivi VHDL più di astrazione livello di sistema e Verilog più al livello di astrazione del circuito.

Ho bisogno di sottolineare il fatto che sia il Verilog e VHDL provengono da Stati Uniti, anche se USA sembra preferire imprimere Verilog considerando che l'Europa preferisce VHDL.

Prendere atto che l'IEEE Circuits and Systems Society ha il suo mainstream cominciando a cambiare lato da Verilog al VHDL negli ultimi anni è il Verilog fatto è molto staccata dal supporto di alto livello, perché l'architettura di sistema si sta spostando verso convergenti ad alta e bassa.

Ho anche visto dei membri IEEE, che sono Verilog hardcore, soprattutto dagli Stati Uniti, a partire per ammorbidire negli anni passati, quando VHDL è vedere importanza dagli sviluppi compiuti in Europa e in Asia Estremo Oriente, soprattutto quando si tratta per lo sviluppo di strumenti di CAD EDA , strumenti di modellazione, strumenti di sintesi, di alto livello, ecc capatibility linguaggio VHDL è forse l'unico HDL usiamo o sa che può colmare il divario tra circuito di basso livello e linguaggi di alto livello.

Quindi credo che sia giunto il momento di non portare in giudizio personale contro il VHDL, nonostante questa è una lunga tradizione americana dovunque io vada.Ho sempre sentito pareri discriminante quando i miei amici e vado a conferenze negli Stati Uniti.So che gli americani sembrano VHDL piace molto.

Bene ...Entrambi Verilog e VHDL sono le lingue, per aiutarci a risolvere i problemi in ingegneria, non è qualcosa per noi a discutere su.Questa è la mia opinione a sostenere le pratiche di ingegneria etico.

Una cosa da notare.È un fatto accertato che VHDL è più difficile da padroneggiare di Verilog, sulla base delle statistiche in materia di istruzione tecnica.Molti professori universitari mi ha anche detto che gli studenti imparano meglio Verilog VHDL.Quindi non si lamentano VHDL quando non si può dominarlo.Se così tanti ingegneri in grado di gestire VHDL, perché non puoi?Hai solo bisogno di passare più tempo ad imparare bene.Non è colpa.

 
Vedi Tyder (www.tyder.com)

Il loro software genera VHDL per i filtri, FFT, ecc ...

ONEoverT Digital Filter Designer e Tyd-IP Code Generator
Si tratta di prezzi molto ragionevoli e molto buono.

BOB

 
Bene, ma questo strumento funziona solo per la conversione di codice e nel contesto di prestazione che non può essere di alcuna utilità perché il Ideolgy alla base del VHDL o Verilog non è la logica di codifica, ma la logica di progettazione, il flusso di dati, ritardi, ecc e se qualcuno ritiene che tutti questi in MATLAB anche allora può essere la conversione sarà di aiuto, ma perché sarà qualcuno fare tutto questo nel suo .............. codice Matlab

-Regards

 
Per C-> VHDL è possibile controllare http://mesl.ucsd.edu/spark/

 
Ciao cari amici, io sono in un progetto di studio di costruire un programma di utilità di conversione per eseguire la conversione del codice da MATLAB per VHDL.Finora ho immaginato di fare
da. MDL al. RTW dal workshop in tempo reale e quindi da. RTW al codice C dal compilatore lingua di destinazione utilizzando i file. tlc.

Ma io non so perché il codice C non è ottenere compilato ed eseguito dal comando 'mbuild'.Qualsiasi suggerimento su come eseguire un codice C in MATLAB.

Quali sono le utility di conversione finora disponibili per questo progetto?Hanno alcun riferimento che stanno facendo!Si prega di non sottoporre la tesi di PDF e di tutte quelle cose teoriche.Ho bisogno di un modo pratico fuori.

Sono tutti i blocchi in MATLAB convertibili in VHDL?I don't think so.Cosa ne pensi?

Si prega di fare riferimento a me, se ogni C di utilità di conversione VHDL sono noti a voi.

Bye bye.Sarò grato per avere tutte le informazioni importanti o suggerimento da voi.

 
non è adatto per la progettazione di hardware utilizzando strumenti di MATLAB per VHDL.
Sebbene non vi sia alcuni strumenti per farlo.
progettazione hardware è completamente diversa dalla ricerca aritmetica.

 
Penso che ci sia una certa confusione tra le persone.
lavoro in Verilog e VHDL è molto diversa e la chiave è la metodologia di progettazione di hardware che richiede una grande abilità di desing modelli e logica digitale e ogni flusso di dati e di registro è costoso.
-Regards

 
Non penso che MATLAB per la conversione VHDL è utile perché il Metodologie di progettazione del VHDL è molto dura e paralleli.
MATLAB è destinato per il test e la simulazione, mentre è il linguaggio VHDL hardware AA descrittivo e dipende anche come un sintetizzatore particolare guarda il codice VHDL.

-Best regards

 
VHDL non è stato progettato per essere un solo un linguaggio elettronico descrizione dell'hardware, la prova è che non esiste nemmeno l'idea di base del registro .. è principalmente usato come nowdays come un linguaggio di descrizione dell'hardware. VHDL è stato progettato per essere un linguaggio generale di simulazione scopo. . È posible per simulare tutti i tipi di sistemi. meccanica, pneumatica .. ma oggi è usato soprattutto in hardware elettronico ..ma non è stato concepito direttamente a che fare proprio questo.
Last edited by eltonjohn il 02 Aug 2005 17:02, modificato 1 volta in totale

 
OK ..SIT DOWN PLEASE ..MATLAB è molto semplice SEQUENZIALE LINGUA E VHDL è un complicato (fortemente tipizzato) LINGUA PARALLELE. Quindi, qualsiasi convertitore da uno all'altro HA far fronte a questa ASPETTI SO non è realmente un CONVERTITORE o di un traduttore, ma uno strumento SINTESI ..Si scopre che ACCELCHIP è un prodotto che è nato come un compilatore MATLAB in una Università.
Ma non è così magico come potrebbe sembrare. La ragione è che MATLAB Il prodotto si affida molto sulla BIBLIOTECHE NON SCRITTA IN MATLAB LINGUA Ma in C per ragioni di rapidità. SO non vi è ANCHE CODICE MATLAB disponibili. SUI esempio è l'FTT () function.SO Conversione a VHDL qualcosa che non è scritto anche in MATLAB.BENE NON E 'CHE IL CONTROVALORE IN ATTUAZIONE ACCELCHIP LE BIBLIOTECHE. MA. COME mettere in atto tutte l'enorme quantità di FUNZIONI DI MATLAB ... bene questo ci vorranno anni
QUINDI SE andare a vedere il BIBLIOTECHE ACCELCHIP (VENDUTO PARTITE DI separatly $ $ $). Vedrete tutto ciò che può essere fatto con MATLAB LANGAUGE MISURA

CHEERS

 
Lei ha anche Xilinx's System Generator.Algoritmi di test in Matlab poi
attuarle in FPGA Xilinx.Non so se i file intermedi sono HDL o EDIF.

 
Impossibile?Che dire di questo prodotto: http://www.accelchip.com/?
Non ho provato comunque, ma mi interessa molto.Qualcuno ha maggiori dettagli su questo?

 
R

ragabs

Guest
Cari amici

c'è qualche strumento per convertire automaticamente dal file MATLAB (file m) in file VHDL (VHD).

Thanx for help

 
è impossibile.in MATLAB7 è possibile per attuare i filtri sul VHDL solo.e si può testare il disegno su VHDL in MATLAB con lo strumento esterno (ModelSim o Aldec)

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top