MATLAB per VHDL

[shadeslayer]

hii ...
Ho matlab, sysgen e Xilinx ISE installato sul mio pc,,,

Ho 2 file con m è il file di MATLAB e un altro è il file Simulink, im confued come convertire al codice VHDL?se possibile darmi procedura detiled ...grazie

 

[Salma ali Bakr]

Se il file Simulink è generatore di blocchi di sistema .. quindi è possibile convertirlo in VHDL
se poi non si deve costruire il primo sistema generatore di sistema ... per essere in grado di convertirlo in VHDL ...

D'altra parte, c'è uno strumento chiamato codificatore HDL che converte i modelli Simulink, Stateflow grafici e codice embedded MATLAB per VHDL o Verilog ... ma questa è tutta un'altra storia!

 

[shadeslayer]

ma come converrt,,, se ho blocchi per sistemi gen thn qual è la procedura?

 

[Salma ali Bakr]

Date un'occhiata a questo pdf per favore

http://www.xilinx.com/support/documentation/sw_manuals/sysgen_user.pdf

a pagina 38, credo troverai quello che stai cercando

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorriso" border="0" />

 

[shadeslayer]

Okie,, grazie, lo leggerò,, spero che sarà utile b