margine di fase PLL

[gpwu]

Qual è la minima PLL fase di margine per il lavoro per ciclo correttamente?
Ho progettato uno che è di circa 35 gradi e sembra funzionare bene.

 

[cavalieri]

Credo che a 45 gradi è necessario, di 60 gradi è meglio.
A volte la simulazione non può riflettere la condizione pratica.

 

[Sridhara]

Volevo sapere su quale u base stanno dicendo a 45 gradi o 60 gradi margine di fase è required. / u ....can spiegare in dettaglio

 

[milkdragon]

fondamentalmente si desidera che il sistema per avere un buon fattore dampling.45-60 gradi è un buon numero tale che non c'è molto superamento

 

[wued]

per il sistema di fase è sufficiente pensare 180 è abbastanza

 

[lijianheng]

PLL è di 2 o più poli del sistema, ha il problema di smorzamento.

 

[Dinesh Agarwal]

la stabilità e la larghezza di banda sarà effettuata dal margine di fase
anche se si utilizza il filtro passivo rispetto al valore della res e il tappo si depand e quindi l'area del chip.
fattore di smorzamento anche il tempo di sedimentazione

quindi pensare fattori.

 

[gpwu]

ringraziarvi per il vostro aiuto .. questo è un buon forum.
Spero di posto alcune domande meglio la prossima volta.

 

[northeast1]

35 è impossble, avete fatto un calcolo sbagliato