Mapping Problem

[badaseshi]

Ciao Tutti,
Ho un blocco di sostituzione nel mio progetto in cui 128 bit di dati è sostituito da altri dati a 128 bit.Ho implementato un semplice sguardo tavolo con la dichiarazione del caso, ad appena uscita per assegnare il nuovo valore deve essere sostituito.Quando ho l'attuazione del progetto da solo, il processo di MAP è assegnare il blocco a 4 256 * 8 bit e ROM sia comportamentali e il luogo e la simulazione percorso stanno lavorando bene.Ma quando ho l'attuazione del progetto stesso in un progetto in cui ho un'istanza di sostituzione del blocco, il processo di MAP è assegnare lo stesso BLOCK RAM di 256 * 8, che ha ingresso di clock (non ho il tempo per inviare questo modulo a tutti) e ingresso di abilitazione.Sta prendendo il pin "enable" da qualche altro modulo che non è così in connessione con questo blocco.
Posso in qualche modo dire MAPPER che per assegnare questo blocco di ROM, invece di RAM?o qualsiasi altra soluzione?Sto usando XILINX 10.1.3 e la famiglia di dispositivi è XC3S1500-4FG456.

 

[badaseshi]

Ho dimenticato di ricordare che il mio blocco è dedotto come ROM e implementate utilizzando solo lettura a blocchi di RAM, come non ci sono ROM hardware presente in dispositivi Spartan.Ma la RAM del blocco consentire ingresso è conected a load_reg_in pin che non è assolutamente legato a questo blocco.Una cosa è, Se mi aspetto che la produzione a fronte di salita del clock o sarà l'uscita essere pronti non appena si applicano l'ingresso (ofcourse con un certo ritardo, ma non dipende fronte di salita del clock)?Mi aspetto il seguito con il mio blocco, ma che sembra non essere il caso.

Ecco una parte della relazione di sintesi.

-------------------------------------------------- ---------------------
| Ram_type | Block | |
-------------------------------------------------- ---------------------
| Port A |
| Proporzioni | 256-word x 8-bit | |
| Modalità | write-prima | |
| ClkA | collegato al segnale <clk> | luogo |
| Ena | collegato al segnale <load_data_reg> | alta |
| Wea | collegato al segnale <N0> | alta |
| AddrA | collegato al segnale <data_reg_in> | |
| Dia | collegato al segnale <N0> | |
| DoA | collegato al segnale <layers/bytesub_out> | |
-------------------------------------------------- ---------------------